[發明專利]濾除毛刺電路

有效

• 申請號: 202110232332.2
• 申請日: 2021-03-03
• 公開（公告）號: CN112600539B
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 任建軍
• 申請（專利權）人: 上海億存芯半導體有限公司
• 主分類號: H03K5/22
• 分類號: H03K5/22;H03K19/094
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

1.一種濾除毛刺電路，其特征在于，包括：

信號變化檢測模塊，用于接收輸入信號，然后根據所述輸入信號輸出控制信號；

電流產生模塊，與所述信號變化檢測模塊連接，用于根據所述控制信號判斷是否輸出偏置電壓；以及

毛刺消除主模塊，與所述電流產生模塊連接，用于接收所述輸入信號和所述偏置電壓，在所述偏置電壓的控制下，消除所述輸入信號中的毛刺；其中，所述毛刺消除主模塊包括第一調節單元、第二調節單元、第一緩沖單元、第二緩沖單元、觸發單元和第八反相器單元，所述第一調節單元的輸入端和所述第八反相器單元的輸入端均用于接收所述輸入信號，所述第一調節單元的輸出端連接所述第一緩沖單元的輸入端，所述第一緩沖單元的輸出端連接所述觸發單元的第一輸入端，所述第八反相器單元的輸出端連接所述第二調節單元的輸入端，所述第二調節單元的輸出端連接所述第二緩沖單元的輸入端，所述第二緩沖單元的輸出端連接所述觸發單元的第二輸入端。

2.根據權利要求1所述的濾除毛刺電路，其特征在于，所述信號變化檢測模塊包括第一反相器單元組、第二反相器單元組、第三反相器單元組、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第一電容和第二電容，所述第一反相器單元組的第一輸出端連接所述第一NMOS管的漏極和所述第二NMOS管的柵極，所述第一NMOS管的源極連接所述第二NMOS管的漏極、所述第一PMOS管的漏極和所述第二PMOS管的柵極，所述第一NMOS管的柵極連接所述第二NMOS管的源極和所述第二反相器單元組的輸出端，所述第二PMOS管的漏端連接所述第三NMOS管的漏端、所述第二電容的一端和所述第三反相器單元組的輸入端，所述第一反相器單元組的第一輸出端連接所述第一電容的一端和所述第二反相器單元組的輸入端，所述第一電容的另一端、所述第二電容的另一端和所述第一PMOS管的柵極均接地，所述第一PMOS管的源極和所述第三NMOS管的柵極均接輸入電壓。

3.根據權利要求2所述的濾除毛刺電路，其特征在于，所述第一反相器單元組包括第一反相器單元、第二反相器單元和第三反相器單元，所述第一反相器單元的輸出端連接所述第二反相器單元的輸入端和所述第三反相器單元的輸入端。

4.根據權利要求3所述的濾除毛刺電路，其特征在于，所述第一反相器單元包括第三PMOS管和第四NMOS管，所述第三PMOS管的柵極和所述第四NMOS管的柵極均用于接收所述輸入信號，所述第三PMOS管的漏極連接所述第四NMOS管的漏極，所述第三PMOS管的源極接輸入電壓，所述第四NMOS管的源極接地。

5.根據權利要求4所述的濾除毛刺電路，其特征在于，所述第二反相器單元包括第四PMOS管和第五NMOS管，所述第四PMOS管的柵極和所述第五NMOS管的柵極均連接所述第三PMOS管的漏極和所述第四NMOS管的漏極，所述第四PMOS管的源極接輸入電壓，所述第四PMOS管的漏極連接所述第五NMOS管的漏極和所述第一NMOS管的漏極，所述第五NMOS管的源極接地。

6.根據權利要求4所述的濾除毛刺電路，其特征在于，所述第三反相器單元包括第五PMOS管和第六NMOS管，所述第五PMOS管的柵極和所述第六NMOS管的柵極均連接所述第三PMOS管的漏極和所述第四NMOS管的漏極，所述第五PMOS管的源極接輸入電壓，所述第五PMOS管的漏極連接所述第六NMOS管的漏極和所述第一電容的一端，所述第六NMOS管的源極接地。

7.根據權利要求6所述的濾除毛刺電路，其特征在于，所述第一PMOS管、所述第三NMOS管、所述第五PMOS管和所述第六NMOS管的溝道寬度小于溝道長度。

8.根據權利要求2所述的濾除毛刺電路，其特征在于，所述第二反相器單元組包括第四反相器單元和第五反相器單元，所述第四反相器單元的輸出端連接所述第五反相器單元的輸入端。