[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110231745.9
• 申請日: 2015-10-30
• 公開（公告）號: CN112951921A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 讓-皮埃爾·科林格;卡洛斯·H·迪亞茲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/423;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供一種制造FinFET的方法，方法包括在襯底上形成鰭結構。鰭結構包括上層，并且從隔離絕緣層暴露上層的一部分。在鰭結構的一部分上方形成柵極結構。在柵極結構和未被柵極結構覆蓋的鰭結構上方形成非晶層。通過對非晶層進行部分地再結晶，在未被柵極結構覆蓋的鰭結構上方形成再結晶層。去除未再結晶的剩余的非晶層。在再結晶層上方形成源極和漏極電極層。本發明還提供一種半導體器件。

本申請是2015年10月30日提交的標題為“半導體器件及其制造方法”、申請號為201510728966.1的分案申請。

技術領域

本發明涉及半導體集成電路，更具體地，涉及具有金屬柵極結構的半導體器件及其制造工藝。

背景技術

隨著半導體工業進入納米技術工藝節點以追求更高的器件密度、更高的性能和更低的成本，來自制造和設計問題的挑戰導致具有高k(介電常數)材料的金屬柵極結構的使用。通常通過使用柵極替換技術制造金屬柵極結構，并且通過使用外延生長方法在被開槽的鰭中形成源極和漏極。

發明內容

本發明提供一種制造包括Fin FET的半導體器件的方法，所述方法包括：在襯底上方形成鰭結構，所述鰭結構在第一方向上延伸并且包括上層，從隔離絕緣層暴露所述上層的一部分；在所述鰭結構的一部分上方形成柵極結構，所述柵極結構在與所述第一方向垂直的第二方向上延伸；在所述柵極結構和未被所述柵極結構覆蓋的鰭結構上方形成非晶層；通過對所述非晶層進行部分地再結晶，在未被所述柵極結構覆蓋的鰭結構上方形成再結晶層；去除未再結晶的剩余的非晶層；以及在所述再結晶層上方形成源極和漏極電極層。

優選地，方法還包括：形成所述源極和漏極電極層之前，在所述再結晶層上方形成硅化物層。

優選地，在形成所述硅化物層中，所述再結晶層的一部分形成為所述硅化物層。

優選地，所述硅化物層覆蓋所述鰭結構的上層的未被所述柵極結構覆蓋的部分的全部頂面和側面。

優選地，所述柵極結構是偽柵極結構，以及所述方法還包括：形成所述源極和漏極電極層之后，去除所述偽柵極結構以形成開口；和在所述開口中形成金屬柵極結構。

優選地，所述非晶層包括非晶硅。

優選地，利用數量為2×10²⁰cm^-3至1×10²¹cm^-3的雜質來摻雜所述非晶硅。

優選地，在去除所述剩余的非晶層中，通過濕蝕刻去除所述剩余的非晶層。

優選地，在500℃至650℃的溫度下執行所述再結晶層的形成。

本發明還提供一種制造包括Fin FET的半導體器件的方法，所述方法包括：在襯底上方形成鰭結構，所述鰭結構在第一方向上延伸并且包括上層，從隔離絕緣層暴露所述上層的一部分；在所述鰭結構的一部分上方形成柵極結構，所述柵極結構在與所述第一方向垂直的第二方向上延伸；在所述柵極結構和未被所述柵極結構覆蓋的鰭結構上方形成非晶層；通過對所述非晶層進行再結晶，在未被所述柵極結構覆蓋的鰭結構上方形成再結晶層；去除未再結晶的剩余的非晶層；以及在所述再結晶層上方形成源極和漏極電極層，其中，控制所述非晶層的厚度，以使得在形成所述再結晶層中，對在未被所述柵極結構覆蓋的鰭結構上方形成的非晶層進行完全地再結晶。

優選地，方法還包括：形成所述源極和漏極電極層之前，在所述再結晶層上方形成硅化物層。

優選地，在形成所述硅化物層中，所述再結晶層的一部分形成為所述硅化物層。

優選地，所述硅化物層覆蓋所述鰭結構的上層的未被所述柵極結構覆蓋的部分的全部頂面和側面。