[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110231745.9
• 申請日: 2015-10-30
• 公開（公告）號: CN112951921A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 讓-皮埃爾·科林格;卡洛斯·H·迪亞茲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/423;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造包括Fin FET的半導體器件的方法，所述方法包括：

在襯底上方形成鰭結構，所述鰭結構在第一方向上延伸并且包括上層，從隔離絕緣層暴露所述上層的一部分；

在所述鰭結構的一部分上方形成柵極結構，所述柵極結構在與所述第一方向垂直的第二方向上延伸；

在所述柵極結構和未被所述柵極結構覆蓋的鰭結構上方形成非晶層；

通過對所述非晶層進行部分地再結晶，在未被所述柵極結構覆蓋的鰭結構的頂面和側面上方形成再結晶層；

去除未再結晶的剩余的非晶層；

直接在所述再結晶層上方形成共形地覆蓋所述再結晶層的硅化物層；以及

在所述硅化物層的頂面和側面上方形成源極和漏極電極層；

其中，未被所述柵極結構覆蓋的所述鰭結構的側面由所述再結晶層、所述硅化物層以及所述源極和漏極電極層依次覆蓋。

2.根據權利要求1所述的方法，其中，所述源極和漏極電極層是源極和漏極金屬電極層。

3.根據權利要求2所述的方法，其中，在形成所述硅化物層中，所述再結晶層的一部分形成為所述硅化物層。

4.根據權利要求2所述的方法，其中，所述硅化物層覆蓋所述鰭結構的上層的未被所述柵極結構覆蓋的部分的全部頂面和側面。

5.根據權利要求1所述的方法，其中，

所述柵極結構是偽柵極結構，以及

所述方法還包括：

形成所述源極和漏極電極層之后，去除所述偽柵極結構以形成開口；和

在所述開口中形成金屬柵極結構。

6.根據權利要求1所述的方法，其中，所述非晶層包括非晶硅。

7.根據權利要求6所述的方法，其中，利用數量為2×10²⁰cm^-3至1×10²¹cm^-3的雜質來摻雜所述非晶硅。

8.根據權利要求1所述的方法，其中，在去除所述剩余的非晶層中，通過濕蝕刻去除所述剩余的非晶層。

9.一種制造包括Fin FET的半導體器件的方法，所述方法包括：

在襯底上方形成鰭結構，所述鰭結構在第一方向上延伸并且包括上層，從隔離絕緣層暴露所述上層的一部分；

在所述鰭結構的一部分上方形成柵極結構，所述柵極結構在與所述第一方向垂直的第二方向上延伸；

在所述柵極結構和未被所述柵極結構覆蓋的鰭結構上方形成非晶層；

通過對所述非晶層進行再結晶，在未被所述柵極結構覆蓋的鰭結構的頂面和側面上方直接形成再結晶層；

去除未再結晶的剩余的非晶層；

直接在所述再結晶層上方形成共形地覆蓋所述再結晶層的硅化物層；以及

在所述硅化物層上方形成源極和漏極電極層，其中：

控制所述非晶層的厚度，以使得在形成所述再結晶層中，對在未被所述柵極結構覆蓋的鰭結構上方形成的非晶層進行完全地再結晶，未被所述柵極結構覆蓋的所述鰭結構的側面由所述再結晶層、所述硅化物層以及所述源極和漏極電極層依次覆蓋。

10.一種半導體器件，包括：

鰭結構，設置在襯底上方，所述鰭結構在第一方向上延伸并且包括上層，從隔離絕緣層暴露所述上層的一部分；

柵極結構，設置在所述鰭結構的一部分上方，所述柵極結構在與所述第一方向垂直的第二方向上延伸；

源極，包括未被所述柵極結構覆蓋的鰭結構的一部分；

再結晶層，覆蓋在未被所述柵極結構覆蓋的所述鰭結構的所述一部分的頂面和側面上；

硅化物層，直接設置在所述再結晶層上方，并且共形地覆蓋所述再結晶層的全部頂面和側面；以及

源極電極，與所述源極接觸，其中，未被所述柵極結構覆蓋的所述鰭結構的側面由所述再結晶層、所述硅化物層以及所述源極電極依次覆蓋。