[發明專利]半導體器件、集成電路以及形成其布局的系統

在審

• 申請號: 202110226713.X
• 申請日: 2021-03-01
• 公開（公告）號: CN113363250A
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 高章瑞;莊惠中;許力中;葉松艷;簡永溱;楊榮展;林姿穎
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088;G06F30/392;G06F30/394;G06F115/06
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種半導體器件，包括：在第一方向上延伸的多個第一單元行，每個第一單元行具有第一行高度；在第一方向上延伸的多個第二單元行，每個第二單元行具有小于第一行高度的第二行高度，其中，第一單元行與第二單元行交錯；布置在第一單元行的第一行中的第一單元；以及布置在第二單元行的至少一行中的至少一個第二單元，其中，至少一個第二單元在不同于第一方向的第二方向上鄰接第一單元，其中，至少一個第二單元和第一單元中包括的至少一個電路組件具有相同的運行配置。本發明的實施例還涉及集成電路以及形成其布局的系統。

技術領域

本發明的實施例涉及半導體器件、集成電路以及形成其布局的系統。

背景技術

集成電路已廣泛用于各種用途，對更快的處理速度和更低的功耗的需 求日益增加。然而，柵極氧化物擊穿對集成電路的性能和可靠性有很大影 響。

發明內容

根據本發明實施例的一個方面，提供了一種半導體器件，包括：多個 第一單元行，在第一方向上延伸，第一單元行中的每個具有第一行高度； 多個第二單元行，在第一方向上延伸，第二單元行中的每個具有小于第一 行高度的第二行高度，其中，多個第一單元行和多個第二單元行交錯；第 一單元，布置在多個第一單元行的第一行中；以及至少一個第二單元，布 置在多個第二單元行中的至少一行中，其中，至少一個第二單元在不同于 第一方向的第二方向上鄰接第一單元。其中，至少一個第二單元和第一單 元中包括的至少一個電路組件具有相同的運行配置。

根據本發明實施例的另一個方面，提供了一種集成電路，包括：第一 電路，包括多個第一晶體管，每個第一晶體管具有雙鰭有源區結構；以及 第二電路，包括具有單鰭有源區結構的至少一個第二晶體管。其中，至少 一個第二晶體管和多個第一晶體管中的至少一個彼此并聯耦合，并且配置 為響應于至少一個第二晶體管和多個第一晶體管中的至少一個的柵極處的 第一信號而協作。

根據本發明實施例的又一個方面，提供了一種形成集成電路布局的系 統，包括：編碼有指令集的非瞬時存儲介質；以及硬件處理器，與非瞬時 存儲介質通信耦合并且配置為執行指令集，指令集配置為使處理器：基于 電路的網表獲取多個值，每個值對應于電路中包括的多個晶體管中的一個； 將多個值與閾值進行比較；響應于比較，通過添加多個冗余晶體管來生成 電路的調整后的網表；以及基于調整后的網表確定電路的多個布局配置中 的一個，其中，多個布局配置包括每個具有第一單元高度的多個第一單元 行和每個具有不同于第一單元高度的第二單元高度的多個第二單元行。

附圖說明

結合附圖閱讀以下詳細描述，可更好地理解本發明的各方面。應注意， 根據工業中的標準實踐，各部件未按比例繪制。實際上，為了論述清楚， 各部件的尺寸可以任意增大或減小。

圖1A是根據一些實施例的半導體器件的部分的俯視圖。

圖1B是根據各種實施例的圖1A中的半導體器件的部分的俯視圖。

圖2是根據一些實施例的示出了沿圖1A中的截面線的若干單元行的結 構的截面圖。

圖3A是根據一些實施例的包括與圖1A中的半導體器件相對應的結構 的集成電路的部分的等效電路。

圖3B是根據一些實施例的對應于圖3A中的集成電路的部分的等效電 路的有向非循環圖。

圖3C是根據一些實施例的與圖3A的部分相對應的集成電路的部分的 平面視圖下的布局圖。

圖3D是根據一些實施例的與圖3A的部分相對應的集成電路的部分的 平面視圖下的另一布局圖。

圖4A是根據一些實施例的包括與圖1A中的半導體器件相對應的結構 的集成電路的部分的等效電路。

圖4B是根據一些實施例的對應于圖4A中的集成電路的部分的等效電 路的有向非循環圖。