[發明專利]半導體器件、集成電路以及形成其布局的系統

在審

• 申請號: 202110226713.X
• 申請日: 2021-03-01
• 公開（公告）號: CN113363250A
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 高章瑞;莊惠中;許力中;葉松艷;簡永溱;楊榮展;林姿穎
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088;G06F30/392;G06F30/394;G06F115/06
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

多個第一單元行，在第一方向上延伸，所述第一單元行中的每個具有第一行高度；

多個第二單元行，在所述第一方向上延伸，所述第二單元行中的每個具有小于所述第一行高度的第二行高度，其中，所述多個第一單元行和所述多個第二單元行交錯；

第一單元，布置在所述多個第一單元行的第一行中；以及

至少一個第二單元，布置在所述多個第二單元行中的至少一行中，其中，所述至少一個第二單元在不同于所述第一方向的第二方向上鄰接所述第一單元，

其中，所述至少一個第二單元和所述第一單元中包括的至少一個電路組件具有相同的運行配置。

2.根據權利要求1所述的半導體器件，其中，所述多個第二單元行中的所述至少一行包括：

第一行，包括P導電類型的第一有源區；以及

第二行，包括N導電類型的第二有源區；

其中，所述多個第二單元行的所述第一行和所述第二行布置在所述多個第一單元行的所述第一行的相對側。

3.根據權利要求1所述的半導體器件，其中，所述第一單元包括多個第一有源區，所述至少一個第二單元包括多個第二有源區；

其中，所述半導體器件還包括：

至少一個柵極，在所述第二方向上延伸并且穿過所述多個第一有源區和所述多個第二有源區。

4.根據權利要求1所述的半導體器件，其中，所述至少一個第二單元包括：

第一有源區和第二有源區，在所述第一方向上延伸，其中，所述第一有源區和所述第二有源區具有不同的導電類型；以及

至少一個導電圖案，在所述第二方向上延伸；

其中，與所述第二有源區相比，所述第一有源區布置成更靠近鄰接所述至少一個第二單元的所述第一單元；

其中，所述至少一個導電圖案穿過所述第一有源區。

5.根據權利要求4所述的半導體器件，其中，所述至少一個導電圖案配置為作為所述第一單元中包括的第一晶體管的端子和所述至少一個第二單元中包括的第二晶體管的端子；

其中，所述第一晶體管和所述第二晶體管配置為在其柵極端子處接收信號，并且具有彼此耦合的第一端子和彼此耦合的第二端子。

6.根據權利要求1所述的半導體器件，其中，所述至少一個第二單元包括第一有源區，所述第一單元包括第二有源區；

其中，所述集成電路還包括：

至少一個導電圖案，在所述第二方向上延伸并且穿過所述第一有源區和所述第二有源區。

7.根據權利要求1所述的半導體器件，還包括：

第三單元，配置為與所述至少一個第二單元相同，其中，所述第三單元布置在所述多個第二單元行的第一行中；

其中，所述第一行和所述多個第二單元行的所述至少一行布置在所述多個第一單元行的所述第一行的相對側。

8.根據權利要求1所述的半導體器件，其中，所述至少一個第二單元包括第一單元和第二單元，所述第一單元包括第一類型的第一有源區，所述第二單元包括不同于所述第一類型的第二類型的第二有源區；

其中，所述至少一個第二單元的所述第一單元和所述第二單元布置在所述第一單元的相對側。

9.一種集成電路，包括：

第一電路，包括多個第一晶體管，每個第一晶體管具有雙鰭有源區結構；以及

第二電路，包括具有單鰭有源區結構的至少一個第二晶體管；

其中，所述至少一個第二晶體管和所述多個第一晶體管中的至少一個彼此并聯耦合，并且配置為響應于所述至少一個第二晶體管和所述多個第一晶體管中的所述至少一個的柵極處的第一信號而協作。

10.一種形成集成電路布局的系統，包括：

編碼有指令集的非瞬時存儲介質；以及

硬件處理器，與所述非瞬時存儲介質通信耦合并且配置為執行所述指令集，所述指令集配置為使所述處理器：

基于電路的網表獲取多個值，每個值對應于所述電路中包括的多個晶體管中的一個；

將所述多個值與閾值進行比較；

響應于所述比較，通過添加多個冗余晶體管來生成所述電路的調整后的網表；以及

基于所述調整后的網表確定所述電路的多個布局配置中的一個，其中，所述多個布局配置包括每個具有第一單元高度的多個第一單元行和每個具有不同于所述第一單元高度的第二單元高度的多個第二單元行。