[發(fā)明專利]放電控制電路和電流源電路

在審

• 申請?zhí)枺?/td>: 202110214799.4
• 申請日: 2021-02-25
• 公開（公告）號: CN113448374A
• 公開（公告）日: 2021-09-28
• 發(fā)明（設計）人: 上田裕一
• 申請（專利權(quán)）人: 三美電機株式會社
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 曾賢偉;郝慶芬

1.一種放電控制電路，構(gòu)成為具有：多個放電元件；以及通過從外部輸入的控制信號分別控制所述多個放電元件的接通、斷開的多個邏輯電路，根據(jù)所述多個放電元件為接通狀態(tài)，而從對應的端子抽出電荷，其特征在于，

所述放電控制電路構(gòu)成為，具有使所述多個邏輯電路中的任一個邏輯電路的輸出信號延遲的1個或2個以上的延遲電路，由所述延遲電路延遲后的信號被輸入到其他邏輯電路，通過1個控制信號以規(guī)定的順序來控制所述多個放電元件。

2.一種放電控制電路，構(gòu)成為具有：多個放電元件；以及通過從外部輸入的控制信號分別控制所述多個放電元件的接通、斷開的多個邏輯電路，根據(jù)所述多個放電元件為接通狀態(tài)，而從對應的端子抽出電流，其特征在于，

所述放電控制電路構(gòu)成為，具有使所述控制信號延遲的1個或2個以上的延遲電路，所述控制信號或由所述延遲電路延遲后的信號被輸入到所述多個邏輯電路中，通過1個控制信號以規(guī)定的順序來控制所述多個放電元件。

3.根據(jù)權(quán)利要求1或2所述的放電控制電路，其特征在于，

所述放電控制電路構(gòu)成為，在所述多個邏輯電路中被輸入由所述延遲電路延遲后的信號的邏輯電路的初級，設置有增強型P溝道MOS晶體管、柵極端子和源極端子共通連接的耗盡型N溝道MOS晶體管和增強型N溝道MOS晶體管串聯(lián)連接的邏輯閾值不受周圍溫度以及電源電壓的影響的電路，對所述增強型P溝道MOS晶體管和所述增強型N溝道MOS晶體管的柵極端子輸入由所述延遲電路延遲后的信號。

4.根據(jù)權(quán)利要求1或2所述的放電控制電路，其特征在于，

所述延遲電路具有流過恒流的電流源電路和通過所述電流源電路流過的電流進行充電的電容器，且具有根據(jù)所述電流源電路流過的電流的大小和所述電容器的電容值來決定延遲時間的結(jié)構(gòu)。

5.根據(jù)權(quán)利要求4所述的放電控制電路，其特征在于，

所述延遲電路具有：

開關(guān)元件，其使所述電流源電路流過的電流導通或切斷；

反相電路，其使該延遲電路的輸出信號反相；以及

邏輯積電路，其將輸入信號和所述反相電路的輸出信號作為輸入，

對所述開關(guān)元件的控制端子施加所述邏輯積電路的輸出信號，響應所述輸入信號，所述開關(guān)元件接通，在規(guī)定時間后該延遲電路的輸出信號變化，相應地所述邏輯積電路的輸出信號變化，無論所述輸入信號如何，都使所述開關(guān)元件為斷開狀態(tài)而切斷對所述電容器的充電電流。

6.一種電流源電路，具有耗盡型MOS晶體管，流過延遲電路所使用的恒流，其特征在于，

在所述耗盡型MOS晶體管的源極端子與電源電壓端子或接地端子之間連接具有正的溫度特性的電阻元件，

所述耗盡型MOS晶體管的柵極端子與所述電源電壓端子或接地端子連接。

7.根據(jù)權(quán)利要求6所述的電流源電路，其特征在于，

所述耗盡型MOS晶體管是形成在半導體芯片上的元件，所述電阻元件由阱區(qū)域構(gòu)成，所述阱區(qū)域與構(gòu)成所述晶體管的基體的阱區(qū)域同時形成。

8.根據(jù)權(quán)利要求6所述的電流源電路，其特征在于，

所述耗盡型MOS晶體管是形成在半導體芯片上的元件，所述電阻元件由活性區(qū)域構(gòu)成，所述活性區(qū)域與構(gòu)成晶體管的源極區(qū)域和漏極區(qū)域的活性區(qū)域同時形成。

9.根據(jù)權(quán)利要求6所述的電流源電路，其特征在于，

所述電阻元件由對柵極端子施加了規(guī)定的電壓的增強型MOS晶體管構(gòu)成。

10.根據(jù)權(quán)利要求6～9中任一項所述的電流源電路，其特征在于，

所述耗盡型MOS晶體管是N溝道型，柵極端子與接地端子連接，所述電阻元件連接在所述耗盡型MOS晶體管的源極端子與接地端子之間。