[發明專利]半導體結構的形成方法

在審

• 申請號: 202110208683.X
• 申請日: 2021-02-24
• 公開（公告）號: CN113113304A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 傅世剛;李明翰;眭曉林
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/321
• 分類號: H01L21/321;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種半導體結構的形成方法，其包括在半導體基底上的第一介電層、以及在第一介電層上的第一蓋層(cap layer)。半導體結構的形成方法包括在第一介電層中形成第一金屬部件；使用第一轉速對第一金屬部件進行第一化學機械研磨制程；以及使用第二轉速對第一金屬部件進行第二化學機械研磨制程，第二轉速低于第一轉速低。第二化學機械研磨制程可為計時的(time?based)。第二化學機械研磨制程可停止于第一蓋層上。在進行第二化學機械研磨制程之后，半導體結構的制造方法包括移除第一蓋層。第一化學機械研磨制程可對第一金屬部件具有第一研磨速率。第二化學機械研磨制程可對第一金屬部件具有第二研磨速率，第二研磨速率低于第一研磨速率。

技術領域

本發明實施例涉及半導體結構及其形成方法，特別是涉及化學機械研磨制程的方法。

背景技術

集成電路(integrated circuit,IC)業界經歷了快速的成長。在集成電路的材料和設計中的技術演進產生了好幾世代的集成電路，其中每個世代具有比前一個世代更小或更復雜的電路。在集成電路的演化過程中，總體而言增加了功能密度(例如每個芯片面積中互連元件的數量)，而減少了幾何尺寸(例如可使用制造過程創造出的最小組件或走線)。

盡管制造更小尺寸比例的集成電路的演進總體而言是足夠的，這些演進并非在每個方面皆令人滿足。舉例來說，在鄰近區域中需要不同密度元件的情況下，進行制造過程來滿足不同元件特性是有挑戰性的。特別是，當進行化學機械研磨制程使用氧化漿料移除一或多種材料，具有較高密度的元件(例如位在較近的距離)可能出現意外的缺點。相應地，基于至少這個原因，需要改善施行化學機械研磨制程的方法。

發明內容

一種半導體結構的形成方法，包括：提供工作件(workpiece)，包括半導體基底、于半導體基底上的第一介電層、以及于第一介電層上的第一蓋層(cap layer)；于第一介電層中形成第一金屬部件；使用第一轉速對第一金屬部件進行第一化學機械研磨制程；使用第二轉速對第一金屬部件進行第二化學機械研磨制程，第二轉速低于第一轉速低，其中第二化學機械研磨制程是計時的(time-based)，且其中第二化學機械研磨制程停止于第一蓋層上；以及在進行第二化學機械研磨制程之后，移除第一蓋層。

一種半導體結構的形成方法，包括：提供工作件，包括半導體基底、于半導體基底上的第一介電層、以及于第一介電層上的第一蓋層；于第一介電層上形成第一金屬層，包括在第一區域中的第一金屬部件以及在第二區域中的第二金屬部件，第一金屬部件具有第一關鍵尺寸(critical dimension,CD)，第二金屬部件具有第二關鍵尺寸，第二關鍵尺寸小于第一關鍵尺寸；對第一金屬層進行第一化學機械研磨制程，形成在第一金屬部件中的第一凹槽以及在第二金屬部件中的第二凹槽，第一凹槽具有第一最大深度，第二凹槽具有第二最大深度，第二最大深度小于第一最大深度；于第一金屬部件和第二金屬部件上沉積第二介電層；以及于第二介電層上形成第二金屬層，包括在第一區域中的第三金屬部件以及在第二區域中的第四金屬部件，第三金屬部件具有第三關鍵尺寸，第四金屬部件具有第四關鍵尺寸，第四關鍵尺寸大于第三關鍵尺寸。

一種半導體結構，包括：半導體基底；第一介電層，設置于半導體基底上，第一介電層具有溝槽；第一阻障層，順應性地設置于溝槽內；第一粘著層，順應性地設置于第一阻障層上；以及第一金屬部件，設置于溝槽內的第一粘著層上，其中第一介電層的頂面在第一阻障層、第一粘著層、以及第一金屬部件的頂面之下。

附圖說明

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制。事實上，可任意地放大或縮小各種部件的尺寸，以清楚地表現出本公開實施例的特征。

圖1是根據本公開實施例的一或多個面向，半導體元件的制造方法的流程圖。

圖2～圖9是根據本公開實施例的一或多個面向，繪示出在圖1中所描述的半導體元件的制造方法的一種實施例在各個階段的剖面示意圖。