[發(fā)明專利]一種降低走線數(shù)量的集成電路在審
| 申請?zhí)枺?/td> | 202110205816.8 | 申請日： | 2021-02-24 |
| 公開（公告）號： | CN112989748A | 公開（公告）日： | 2021-06-18 |
| 發(fā)明（設(shè)計(jì)）人： | 楊亮;陳沖;韓賽飛;匡正陽;張銳 | 申請（專利權(quán)）人： | 中科芯集成電路有限公司 |
| 主分類號： | G06F30/394 | 分類號： | G06F30/394;G06F15/78;G06F13/42 |
| 代理公司： | 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340 | 代理人： | 楊立秋 |
| 地址： | 214000 江蘇省無錫市濱湖區(qū)蠡*** | 國省代碼： | 江蘇;32 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 降低 數(shù)量 集成電路 | ||
【權(quán)利要求書】：
1.一種降低走線數(shù)量的集成電路，包括采用串行通信設(shè)計(jì)的集成電路本體，其特征在于：集成電路本體各子系統(tǒng)的輸入輸出端口增加串\并轉(zhuǎn)換和并\串轉(zhuǎn)換模塊。
2.根據(jù)權(quán)利要求1所述的一種降低走線數(shù)量的集成電路，其特征在于：所述集成電路本體各子系統(tǒng)之間串行通信的物理層，采用定制化或非定制化的低擺幅信號傳輸。
3.根據(jù)權(quán)利要求1所述的一種降低走線數(shù)量的集成電路，其特征在于：所述集成電路本體的串行數(shù)據(jù)傳輸采用時(shí)鐘信號或采用無時(shí)鐘設(shè)計(jì)均可。
4.根據(jù)權(quán)利要求1所述的一種降低走線數(shù)量的集成電路，其特征在于：所述集成電路本體各子系統(tǒng)之間串行通信的物理層采用的低擺幅信號為單端信號或差分信號中的一種。
下載完整專利技術(shù)內(nèi)容需要扣除積分，VIP會員可以免費(fèi)下載。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中科芯集成電路有限公司，未經(jīng)中科芯集成電路有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110205816.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
