[發(fā)明專利]芯片封裝工藝

有效

• 申請?zhí)枺?/td>: 202110202756.4
• 申請日: 2021-02-23
• 公開（公告）號: CN113161242B
• 公開（公告）日: 2022-03-25
• 發(fā)明（設(shè)計）人: 于上家;蔣忠華;蘇明華;王俊惠
• 申請（專利權(quán)）人: 青島歌爾微電子研究院有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/67;H01L21/683;H01L21/78
• 代理公司: 深圳市世紀恒程知識產(chǎn)權(quán)代理事務(wù)所 44287
• 代理人: 梁馨怡

本發(fā)明公開一種芯片封裝工藝，包括步驟：提供一晶圓模組，晶圓模組包括晶圓和第一貼膜，晶圓具有多個芯片，芯片的背面粘接在第一貼膜上，芯片的正面設(shè)置有多個間隔布置的凸點；提供一膠膜，膠膜具有層疊設(shè)置的導電膠層和非導電膠層，將膠膜貼設(shè)于芯片的正面，并將凸點嵌設(shè)于非導電膠層內(nèi)，以使凸點與導電膠層接觸；分離各芯片，并對應(yīng)凸點將各芯片上的導電膠層斷開；將各芯片貼裝于基板上，以使導電膠層與基板的焊盤連接形成導電結(jié)構(gòu)，非導電膠層將導電結(jié)構(gòu)封裝。本發(fā)明利用具有導電膠層和非導電膠層膠膜即可實現(xiàn)芯片與基板之間的互聯(lián)，大大簡化了封裝工序，加快生產(chǎn)速度，提高生產(chǎn)效率。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別涉及一種芯片封裝工藝。

背景技術(shù)

電子產(chǎn)品的迅猛發(fā)展是當今封裝技術(shù)進化的主要驅(qū)動力，小型化、高密度、高頻高速、高性能、高可靠性和低成本成為當前先進封裝的主流發(fā)展方向。

目前，實現(xiàn)芯片與基板之間的互聯(lián)主要有芯片貼裝后焊線以及芯片倒裝這兩種方式，其中，芯片貼裝后焊線的方式是：通過環(huán)氧樹脂、銀漿、DAF膠膜等粘結(jié)材料將芯片固定后，再通過焊線實現(xiàn)芯片與基板之間的互聯(lián)；芯片倒裝方式是將芯片貼裝與焊線相結(jié)合，一次性實現(xiàn)互聯(lián)。但是，芯片貼裝后焊線以及芯片倒裝的方式工序較為繁瑣，生產(chǎn)速度慢，生產(chǎn)效率低，比如，芯片倒裝涉及芯片倒裝、回流焊、Flux清洗、烘烤、等離子清洗、底部填充(Underfill)、壓力烘烤等輔助站別，工序較為繁瑣，且封裝過程中涉及封裝設(shè)備較多，封裝設(shè)備成本高。

發(fā)明內(nèi)容

本發(fā)明的主要目的是提出一種芯片封裝工藝，旨在解決現(xiàn)有技術(shù)中芯片與基板之間的實現(xiàn)互聯(lián)的方式工序繁瑣以及生產(chǎn)效率低的技術(shù)問題。

為實現(xiàn)上述目的，本發(fā)明提出一種芯片封裝工藝，所述芯片封裝工藝包括如下步驟：

提供一晶圓模組，所述晶圓模組包括晶圓和第一貼膜，所述晶圓具有多個芯片，所述芯片的背面粘接在所述第一貼膜上，所述芯片的正面設(shè)置有多個間隔布置的凸點；

提供一膠膜，所述膠膜具有層疊設(shè)置的導電膠層和非導電膠層，將所述膠膜貼設(shè)于所述芯片的正面，并將所述凸點嵌設(shè)于所述非導電膠層內(nèi)，以使所述凸點與所述導電膠層接觸，以使所述凸點與所述導電膠層接觸；

分離各所述芯片，并對應(yīng)所述凸點將各所述芯片上的所述導電膠層斷開；

將各所述芯片貼裝于基板上，以使所述導電膠層與所述基板的焊盤連接形成導電結(jié)構(gòu)，所述非導電膠層將所述導電結(jié)構(gòu)封裝。

優(yōu)選地，所述提供一膠膜，所述膠膜具有層疊設(shè)置的導電膠層和非導電膠層，將所述膠膜貼設(shè)于所述芯片的正面，并將所述凸點嵌設(shè)于所述非導電膠層內(nèi)，以使所述凸點與所述導電膠層接觸的步驟包括：

以所述非導電膠層面向所述凸點的方向?qū)⑺瞿z膜貼設(shè)于所述芯片的正面；

對所述晶圓進行加熱，所述非導電膠層受熱后流動至任意相鄰的兩個所述凸點之間的間隙內(nèi)；

壓合所述膠膜與所述晶圓，以使所述凸點嵌設(shè)于所述非導電膠層內(nèi)并與所述導電膠層接觸。

優(yōu)選地，所述對對所述晶圓進行加熱，所述非導電膠層受熱后流動至任意相鄰的兩個所述凸點之間的間隙內(nèi)的步驟包括：

在50℃～150℃的溫度下對所述晶圓持續(xù)加熱10s～100s，所述非導電膠層受熱后流動至任意相鄰的兩個所述凸點之間的間隙內(nèi)并將所述間隙填滿。

優(yōu)選地，所述膠膜還包括第一離型膜層和第二離型膜層，所述第一離型膜層貼設(shè)于所述非導電膠層背離所述導電膠層的一面，所述第二離型膜層貼設(shè)于所述導電膠層背離所述非導電膠層的一面；

在所述以所述非導電膠層面向所述凸點的方向?qū)⑺瞿z膜貼設(shè)于所述芯片的正面的步驟之前，還包括：

將所述第一離型膜層從所述非導電膠層上撕下。