[發明專利]半導體器件、半導體結構及其形成方法

在審

• 申請號: 202110197939.1
• 申請日: 2021-02-22
• 公開（公告）號: CN113299733A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 黃懋霖;朱龍琨;徐崇威;余佳霓;江國誠;程冠倫;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/10;H01L29/423;H01L29/78;H01L27/088;H01L21/8234;H01L21/336;H01L21/28;B82Y40/00
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

根據本公開的半導體器件包括：鰭結構，位于襯底上方；豎直堆疊的硅納米結構，設置在鰭結構上方；隔離結構，設置在鰭結構周圍；含鍺界面層，包圍在每一個豎直堆疊的硅納米結構周圍；柵極介電層，包圍在含鍺界面層周圍；以及柵電極層，包圍在柵極介電層周圍。本申請的實施例提供了半導體器件、半導體結構及其形成方法。

技術領域

本申請的實施例涉及半導體器件、半導體結構及其形成方法。

背景技術

半導體集成電路(IC)工業經歷了快速增長。IC材料和設計的技術進步產生了多代IC，其中，每一代都具有比先前一代更小且更復雜的電路。在IC發展過程中，功能密度(即每芯片面積上互連器件的數量)通常增大了而幾何尺寸(即，使用制造工藝可以做出的最小的元件(或線))減小了。這種規模縮小工藝通常通過增加產量效率和降低相關成本來提供很多益處。這種按比例縮小工藝也增大了加工和制造IC的復雜度。

例如，隨著集成電路(IC)技術朝著更小的技術節點發展，已經引入了多柵極器件，以通過增加柵極-溝道耦合、減小截止狀態電流和減小短溝道效應(SCE)來改善柵極控制。多柵極器件通常是指具有柵極結構或其部分設置在溝道區域的多于一側上方的器件。鰭式場效應晶體管(FinFET)和多橋溝道(MBC)晶體管是多柵極器件的示例，這些器件已成為高性能和低泄漏應用的流行和有希望的候選者。FinFET的升高的溝道在多于一側上被柵極圍繞(例如，柵極圍繞從襯底延伸的半導體材料“鰭”的頂部和側壁)。MBC晶體管的柵極結構可以部分或全部圍繞溝道區域延伸，以提供對兩側或更多側溝道區域的訪問。由于MBC晶體管的柵極結構圍繞溝道區域，所以MBC晶體管也可以稱為環繞柵極晶體管(SGT)或全環柵(GAA)晶體管。MBC晶體管的溝道區域可以由納米線、納米片或其他納米結構形成，并且由于這個原因，MBC晶體管也可以被稱為納米線晶體管或納米片晶體管。

已經提出了幾種方法來實現p型場效應晶體管(PFET)的理想閾值電壓。在一種技術中，可以在硅溝道上堆疊一個以上p型功函數金屬層以獲得期望的閾值電壓。在另一種技術中，將p型器件中的硅溝道替換為硅鍺溝道。然而，這些方法遇到了不同的挑戰。對于前者，確定p型功函數金屬以實現令人滿意的帶隙具有挑戰性。對于后者，已經證明硅鍺溝道的集成具有挑戰性。因此，盡管用于形成p型MBC器件的常規技術通常對于它們的預期目的是足夠的，但是它們并不是在所有方面都令人滿意。

發明內容

在一些實施例中，一種半導體結構，包括：鰭結構，位于襯底上方；豎直堆疊的硅納米結構，設置在所述鰭結構上方；隔離結構，設置在所述鰭結構周圍；含鍺界面層，包圍在每一個豎直堆疊的硅納米結構周圍；柵極介電層，包圍在所述含鍺界面層周圍；以及柵電極層，包圍在所述柵極介電層周圍。

在一些實施例中，一種半導體器件，包括：p型晶體管，包括：第一鰭結構，位于襯底上方，第一多個硅納米結構，設置在所述第一鰭結構上方，第一界面層，包圍在每一個第一多個硅納米結構周圍，柵極介電層，包圍在所述第一界面層周圍，和柵電極層，包圍在所述柵極介電層周圍；以及n型晶體管，包括：第二鰭結構，位于所述襯底上方，第二多個硅納米結構，設置在所述第二鰭結構上方，第二界面層，包圍在每一個第二多個硅納米結構周圍并與之接觸，柵極介電層，包圍在所述第二界面層周圍，和柵電極層，包圍在所述柵極介電層周圍，其中，所述第一界面層的組成不同于所述第二界面層的組成。

在一些實施例中，一種方法，包括：在襯底上方交替堆疊第一外延層和第二外延層以形成半導體堆疊件；圖案化所述半導體堆疊件以形成鰭；從所述第二外延層去除所述鰭的第一外延層以形成納米結構；形成包圍在所述納米結構周圍的含鍺覆層；執行預清潔工藝以將至少部分含鍺覆層轉化為含鍺界面層；沉積包圍在所述含鍺界面層周圍的柵極介電層；以及在所述柵極介電層上方形成柵電極層。

本申請的實施例提供了硅溝道回火。

附圖說明