[發(fā)明專利]半導體裝置

在審

• 申請?zhí)枺?/td>: 202110197501.3
• 申請日: 2021-02-22
• 公開（公告）號: CN114242694A
• 公開（公告）日: 2022-03-25
• 發(fā)明（設計）人: 大塚靖夫
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L25/16
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

1.一種半導體裝置，具備：

布線基板，包括：第一接合焊盤，與信號端子電連接；第二接合焊盤，與電源端子電連接；以及第三接合焊盤，與接地端子電連接；

芯片層疊體，包括階梯地層疊于所述布線基板之上的多個半導體芯片，所述半導體芯片各自具有第一連接焊盤、第二連接焊盤及第三連接焊盤，多個所述第一連接焊盤經(jīng)由多個第一接合線而串聯(lián)連接并且與所述第一接合焊盤串聯(lián)連接，由此形成第一傳輸路徑，多個所述第二連接焊盤經(jīng)由多個第二接合線而串聯(lián)連接并且與所述第二接合焊盤串聯(lián)連接，由此形成第二傳輸路徑，多個所述第三連接焊盤經(jīng)由多個第三接合線而串聯(lián)連接并且與所述第三接合焊盤串聯(lián)連接，由此形成第三傳輸路徑；以及

至少一個終端電阻，是從由與所述第一傳輸路徑及所述第二傳輸路徑連接的第一終端電阻以及與所述第一傳輸路徑及所述第三傳輸路徑連接的第二終端電阻構成的組中選擇的電阻，并且設置于所述芯片層疊體之上。

2.根據(jù)權利要求1所述的半導體裝置，其中，

所述第一終端電阻的電阻值與所述第一傳輸路徑的特性阻抗相匹配，

所述第二終端電阻的電阻值與所述第一傳輸路徑的特性阻抗相匹配。

3.根據(jù)權利要求1所述的半導體裝置，其中，

所述至少一個終端電阻包括所述第一終端電阻和所述第二終端電阻，

所述第一終端電阻和所述第二終端電阻的并聯(lián)合成電阻值與所述第一傳輸路徑的特性阻抗相匹配。

4.根據(jù)權利要求1至3中任一項所述的半導體裝置，其中，

所述第一終端電阻包括第一芯片電阻器，該第一芯片電阻器具有與所述第一傳輸路徑連接的第一電極焊盤及與所述第二傳輸路徑連接的第二電極焊盤，

所述第二終端電阻包含第二芯片電阻器，該第二芯片電阻器具有與所述第一傳輸路徑連接的第三電極焊盤及與所述第三傳輸路徑連接的第四電極焊盤。

5.根據(jù)權利要求1至3中任一項所述的半導體裝置，其中，

所述第一終端電阻包括第一布線，該第一布線具有與所述第一傳輸路徑連接的一端及與所述第二傳輸路徑連接的另一端，

所述第二終端電阻包含第二布線，該第二布線具有與所述第一傳輸路徑連接的一端及與所述第三傳輸路徑連接的另一端。

6.根據(jù)權利要求1至3中任一項所述的半導體裝置，其中，

所述多個半導體芯片各自不具有終端電阻。