[發(fā)明專利]一種多芯片封裝結(jié)構(gòu)及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110195619.2
• 申請(qǐng)日: 2021-02-22
• 公開(kāi)（公告）號(hào): CN113035724B
• 公開(kāi)（公告）日: 2022-07-22
• 發(fā)明（設(shè)計(jì)）人: 江京;樊嘉杰;張國(guó)旗
• 申請(qǐng)（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號(hào): H01L21/56
• 分類號(hào): H01L21/56;H01L21/50;H01L23/31;H01L23/48;H01L23/367;H01L25/07
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 王潔平

本發(fā)明公開(kāi)了一種多芯片封裝結(jié)構(gòu)及其制作方法。本發(fā)明經(jīng)過(guò)銅基板圖形化、固晶及導(dǎo)電層連接、制作電介質(zhì)材料或頂部導(dǎo)電層、介質(zhì)圖形化及開(kāi)孔、孔金屬化、介質(zhì)上金屬圖形化、制作中間介質(zhì)層、整體孔加工、孔金屬化或填充電介質(zhì)、上/下面金屬圖形化等工藝流程完成多芯模塊封裝；本發(fā)明整個(gè)工藝過(guò)程完全與PCB設(shè)備及工藝兼容，得到的多芯模塊結(jié)構(gòu)簡(jiǎn)單，電氣路徑短、散熱路徑短、具有優(yōu)異的低阻特性和散熱效果，可以實(shí)現(xiàn)小型化、輕薄化的效果。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片封裝技術(shù)領(lǐng)域，具體的說(shuō)，涉及一種多芯片封裝結(jié)構(gòu)及其制作方法。

背景技術(shù)

MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，簡(jiǎn)稱金氧半場(chǎng)效晶體管）、IGBT(Insulated Gate BipolarTransistor，絕緣柵雙極型晶體管)功率模塊幾乎應(yīng)用于所有功率工業(yè)產(chǎn)品中，功率器件向高性能、快速、多芯片連接封裝發(fā)展。傳統(tǒng)的wire bonding（半導(dǎo)體鍵合金線）及雙面銅Clip互聯(lián)工藝，難以滿足這些高性能、快速度、多芯片連接封裝及模塊化要求。未來(lái)功率半導(dǎo)體封裝工藝將向更加優(yōu)異的PLFO（Panel level Fan-out，板級(jí)扇出封裝技術(shù)）工藝式封裝發(fā)展。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種多芯片封裝結(jié)構(gòu)及其制作方法。本發(fā)明提供的一種多芯封裝結(jié)構(gòu)采用雙面散熱的封裝方案。其使用金屬填充互聯(lián)替換傳統(tǒng)的Wire Bonding，基于PCB制作流程，具有優(yōu)異可靠性和功能性、成本低等特點(diǎn)。

本發(fā)明中，經(jīng)過(guò)銅基板圖形化、固晶及導(dǎo)電層連接、制作電介質(zhì)材料或頂部導(dǎo)電層、介質(zhì)圖形化及開(kāi)孔、孔金屬化、介質(zhì)上金屬圖形化、制作中間介質(zhì)層、整體孔加工、孔金屬化或填充電介質(zhì)、上/下面金屬圖形化等工藝流程完成多芯模塊封裝。本發(fā)明中第一介質(zhì)層和第二介質(zhì)層上的導(dǎo)電層，可采用直接壓合、涂布方式制作第七導(dǎo)電層、第八導(dǎo)電層，也可以第一介質(zhì)層、第二介質(zhì)層孔化后直接金屬化制作第三導(dǎo)電層、第四導(dǎo)電層。本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn)。

本發(fā)明提供一種多芯片封裝結(jié)構(gòu)的制作方法，具體步驟如下：

步驟1：提供圖形化的第一金屬基板和第二金屬基板；

步驟2：在第一金屬基板和第二金屬基板上分別制作第一導(dǎo)電層和第二導(dǎo)電層，在第一導(dǎo)電層和第二導(dǎo)電層上分別放置第一芯片和第二芯片；

步驟3：基于第一金屬基板、第一導(dǎo)電層側(cè)邊和第一芯片制作第一介質(zhì)層，基于第二金屬基板、第二導(dǎo)電層側(cè)邊和第二芯片制作第二介質(zhì)層；

步驟4：在第一芯片和第二芯片的正上方開(kāi)孔；

步驟5：在開(kāi)孔后第一介質(zhì)層和第二介質(zhì)層內(nèi)孔壁及開(kāi)孔后第一介質(zhì)層和第二介質(zhì)層上表面進(jìn)行金屬化，分別制作第三導(dǎo)電層和第四導(dǎo)電層；

步驟6：通過(guò)化學(xué)及物理腐蝕方式，將第三導(dǎo)電層和第四導(dǎo)電層進(jìn)行圖形化，露出部分第一介質(zhì)層和第二介質(zhì)層。

步驟7：將的第一金屬基板、第一導(dǎo)電層、第一芯片、第三導(dǎo)電層進(jìn)行倒置放置，在第三導(dǎo)電層及第四導(dǎo)電層間制作第三介質(zhì)層；

步驟8：模塊制作貫穿孔，將第一金屬基板和第二金屬基板、第三導(dǎo)電層和第四導(dǎo)電層、第一介質(zhì)層、第二介質(zhì)層及第三介質(zhì)層貫穿；

步驟9：將貫穿孔及第一金屬基板、第二金屬基板表面金屬化，分別制作第五導(dǎo)電層和第六導(dǎo)電層，另外兩導(dǎo)電層與第一金屬基板、第二金屬基板表面及側(cè)邊、第三導(dǎo)電層、第四導(dǎo)電層側(cè)邊，第一介質(zhì)層、第二介質(zhì)層側(cè)邊及第三介質(zhì)層側(cè)邊接觸；孔內(nèi)全部填充金屬化或側(cè)壁金屬化中間非金屬化制作；

步驟10：將第五導(dǎo)電層和第六導(dǎo)電層圖形化，露出部分第一介質(zhì)層和第二介質(zhì)層，完成模塊邏輯制作。