[發明專利]一種防止安全芯片卡死的串行數據通信方法和密碼卡

在審

• 申請號: 202110192809.9
• 申請日: 2021-02-20
• 公開（公告）號: CN112883437A
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 王元強;張翔;聶云杰;白義傳;蔡國龍;葛紅舞;何迎利;馬濤;陳民;楊曉林;樂陳飛;曹光耀
• 申請（專利權）人: 南京南瑞信息通信科技有限公司
• 主分類號: G06F21/77
• 分類號: G06F21/77;G06F13/42;G06F9/50
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 王麗霞

本發明提供了一種防止安全芯片卡死的串行數據通信方法和密碼卡，所述密碼卡至少包括FPGA芯片和安全芯片，所述方法包括：安全芯片與FPGA芯片之間采用安全芯片主動模式進行串行數據通信，安全芯片提供所述串行數據通信中的同步時鐘。該方法提供了一種穩定可靠、簡單易用的芯片間數據通信方式，提高了密碼卡的穩定性。

技術領域

本發明涉及網絡安全技術領域，尤其涉及一種防止安全芯片卡死的密碼卡串行數據通信方法和密碼卡。

背景技術

在網絡安全領域密碼卡是一個關鍵部件，它負責對機密數據按照特定的算法進行加密或者解密。密碼卡一般由FPGA處理器芯片和安全芯片為主要部件構成，FPGA負責主機通信，安全芯片實現密碼算法，二者之間一般通過SPI接口通信。通信時，主處理器工作在SPI主機模式，安全芯片工作在SPI（串行外設接口，Serial Peripheral Interface）從機模式。從機在接收數據包的同時還要對已收到的數據進行分析處理，誤碼和步調失調往往使從機陷入錯誤的等待狀態，導致整個密碼卡數據處理流程被卡死，進而出現整機故障。

安全芯片的工作流程受SPI接口的串行時鐘信號和數據信號的控制，在外部出現錯誤輸入和內部處理響應跟不上時極易跑飛，并且難以自恢復。因此，采用更加可靠的數據通信方式對提高密碼卡工作的穩定性有較大幫助。

發明內容

本發明的目的在于提供一種防止安全芯片卡死的密碼卡串行數據通信方法和密碼卡，以解決現有技術中安全芯片以SPI從機模式工作，被動接收FPGA發送的數據，一旦出現誤碼或者步調失調，安全芯片就會陷入錯誤的等待狀態，從而導致整個密碼卡數據處理流程被卡死的問題。

本發明為解決上述技術問題采用的技術方案為：

第一方面，提供一種防止安全芯片卡死的串行數據通信方法，方法在密碼卡上執行，密碼卡包括FPGA芯片和安全芯片，所述方法包括：FPGA芯片向安全芯片發送數據傳輸請求；

安全芯片在接收到所述數據傳輸請求后，從FPGA芯片讀取數據包，讀取完成后向FPGA芯片發送讀取完成信號；

安全芯片對讀取到的數據包進行解析，根據數據包要求完成加解密運算，向FPGA芯片發送寫入請求信號，然后將運算結果數據寫入FPGA芯片，寫入完成后向FPGA芯片發送寫入完成信號。

進一步地，所述安全芯片與FPGA芯片之間使用數據線進行數據通信，所述數據線的芯片采用雙向輸入輸出引腳。

進一步地，所述安全芯片提供同步時鐘信號，所述從FPGA芯片讀取數據包，包括：FPGA芯片在同步時鐘信號的下降沿向所述數據線傳輸數據，安全芯片在同步時鐘信號的上升沿從所述數據線接收數據。

進一步地，所述從FPGA芯片讀取數據包，包括：首先讀取數據包的前8個字節，通過所述前8個字節獲得數據包的實際長度，再根據數據包的實際長度重新讀取整個數據包。

進一步地，所述一種防止安全芯片卡死的串行數據通信方法，還包括：FPGA芯片在接收到安全芯片發送的讀取完成信號后，釋放其緩沖區資源。。

進一步地，所述一種防止安全芯片卡死的串行數據通信方法，還包括：FPGA芯片在接收到安全芯片發送的寫入完成信號后，將所述運算結果數據發送到上位機，并釋放其緩沖區資源。

第二方面，提供了一種密碼卡，包括：

FPGA芯片，其配置為向安全芯片發出傳輸請求信號，接收安全芯片發送的讀取完成信號、寫入請求信號和寫入完成信號；

安全芯片，其配置為在接收到FPGA芯片發送的所述數據傳輸請求后，從FPGA芯片讀取數據包，讀取完成后向FPGA芯片發送讀取完成信號；對讀取到的數據包進行解析，根據數據包要求完成加解密運算；向FPGA芯片發送寫入請求信號，然后將運算結果數據寫入FPGA芯片，寫入完成后向FPGA芯片發送寫入完成信號。