[發明專利]一種防止安全芯片卡死的串行數據通信方法和密碼卡

在審

• 申請號: 202110192809.9
• 申請日: 2021-02-20
• 公開（公告）號: CN112883437A
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 王元強;張翔;聶云杰;白義傳;蔡國龍;葛紅舞;何迎利;馬濤;陳民;楊曉林;樂陳飛;曹光耀
• 申請（專利權）人: 南京南瑞信息通信科技有限公司
• 主分類號: G06F21/77
• 分類號: G06F21/77;G06F13/42;G06F9/50
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 王麗霞

1.一種防止安全芯片卡死的串行數據通信方法，方法在密碼卡上執行，密碼卡包括FPGA芯片和安全芯片，其特征在于，所述方法包括：

FPGA芯片向安全芯片發送數據傳輸請求；

安全芯片在接收到所述數據傳輸請求后，從FPGA芯片讀取數據包，讀取完成后向FPGA芯片發送讀取完成信號；

安全芯片對讀取到的數據包進行解析，根據數據包要求完成加解密運算，向FPGA芯片發送寫入請求信號，然后將運算結果數據寫入FPGA芯片，寫入完成后向FPGA芯片發送寫入完成信號。

2.根據權利要求1所述的方法，其特征在于，所述安全芯片與FPGA芯片之間使用數據線進行數據通信，所述數據線的芯片采用雙向輸入輸出引腳。

3.根據權利要求2所述的方法，其特征在于，所述安全芯片提供同步時鐘信號，所述從FPGA芯片讀取數據包，包括：

FPGA芯片在同步時鐘信號的下降沿向所述數據線傳輸數據，安全芯片在同步時鐘信號的上升沿從所述數據線接收數據。

4.根據權利要求1所述的方法，其特征在于，所述從FPGA芯片讀取數據包，包括：首先讀取數據包的前8個字節，通過所述前8個字節獲得數據包的實際長度，再根據數據包的實際長度重新讀取整個數據包。

5.根據權利要求1所述的方法，其特征在于，還包括：FPGA芯片在接收到安全芯片發送的讀取完成信號后，釋放其緩沖區資源。

6.根據權利要求1所述的方法，其特征在于，還包括：FPGA芯片在接收到安全芯片發送的寫入完成信號后，將所述運算結果數據發送到上位機，并釋放其緩沖區資源。

7.一種密碼卡，其特征在于，包括：

FPGA芯片，其配置為向安全芯片發出傳輸請求信號，接收安全芯片發送的讀取完成信號、寫入請求信號和寫入完成信號；

安全芯片，其配置為在接收到FPGA芯片發送的所述數據傳輸請求后，從FPGA芯片讀取數據包，讀取完成后向FPGA芯片發送讀取完成信號；對讀取到的數據包進行解析，根據數據包要求完成加解密運算；向FPGA芯片發送寫入請求信號，然后將運算結果數據寫入FPGA芯片，寫入完成后向FPGA芯片發送寫入完成信號。

8.根據權利要求7所述的密碼卡，其特征在于，所述安全芯片與FPGA芯片之間使用數據線進行數據通信，所述數據線的芯片采用雙向輸入輸出引腳。

9.根據權利要求8所述的密碼卡，其特征在于，所述安全芯片還配置為提供同步時鐘信號，所述FPGA芯片在同步時鐘信號的下降沿向所述數據線傳輸數據，所述安全芯片在同步時鐘信號的上升沿從所述數據線接收數據。

10.根據權利要求7所述的密碼卡，其特征在于，所述FPGA芯片還配置為在接收到安全芯片發送的寫入完成信號后，將所述運算結果數據發送到上位機，并釋放其緩沖區資源。