[發明專利]具有鏡像電路的堆疊式晶粒的集成電路器件

在審

• 申請號: 202110191479.1
• 申請日: 2021-02-19
• 公開（公告）號: CN113299632A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: M·金;H·劉;C·W·張
• 申請（專利權）人: 賽靈思公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/31
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 毛健;顧云峰

本文描述了集成電路器件及其制造技術。集成電路器件利用以鏡像方式制造的兩對或更多對堆疊的集成電路晶粒，以降低制造的復雜性，從而降低成本。在一個示例中，提供了一種包括集成電路晶粒堆疊的集成電路器件。集成電路晶粒堆疊包括第一、第二、第三和第四集成電路晶粒。第一集成電路晶粒和第二集成電路晶粒通過它們的有源側進行耦接，并且包括彼此為鏡像的集成電路布置。第三集成電路晶粒和第四集成電路晶粒也通過它們的有源側進行耦接，并且包括彼此為鏡像的集成電路布置。

技術領域

本發明的實施例總體上涉及集成電路器件，并且更具體地，涉及具有鏡像電路的堆疊式集成電路晶粒的集成電路器件及其制造方法。

背景技術

電子設備經常采用電子組件，電子組件會利用芯片封裝組件來提升功能性和提高組件密度。傳統的芯片封裝方案通常利用封裝基板并經常結合硅通孔技術(TSV)中介件，以使多個集成電路(IC)晶粒(die)能夠被安裝在一個單獨的封裝基板上。IC晶粒可以包括存儲器、邏輯元件或其他IC裝置。這些包含一個或多個芯片封裝的電子器件經常用于高級電子計算系統中，例如常見于電信和數據通信設備、數據中心和汽車電子設備。

在許多芯片封裝組件中，IC晶粒被堆疊以在單個芯片封裝組件內提供增強的存儲器或處理能力。盡管對于增強的存儲器或處理能力而言堆疊IC晶粒是期望的，但是在堆疊式集成電路器件的制造期間，堆疊IC晶粒呈現出額外的制造復雜性、挑戰以及因此的成本。

因此，需要一種與常規技術相比制造成本更低廉的集成電路器件。

發明內容

本文描述了集成電路器件及其制造技術。集成電路器件利用以鏡像方式制造的兩對或更多對堆疊的集成電路晶粒，以降低制造的復雜性，從而降低成本。在一個示例中，提供了一種包括集成電路(IC)晶粒堆疊的集成電路器件。IC晶粒堆疊包括第一、第二、第三和第四IC晶粒。第一IC晶粒和第二IC晶粒通過它們的有源側(active side)耦接，并且包括彼此為鏡像的集成電路布置。第三IC晶粒和第四IC晶粒也通過它們的有源側耦接，并且也包括彼此為鏡像的集成電路布置。

在另一個示例中，提供了一種包括集成電路(IC)晶粒堆疊的集成電路器件。IC晶粒堆疊包括第一、第二、第三和第四IC晶粒。第一IC晶粒和第二IC晶粒通過它們的有源側耦接，并且包括彼此為鏡像的集成電路布置。第三晶粒體的有源側耦接到第二IC晶粒的基板側(substrate side)。第四晶粒體的有源側耦接到第三IC晶粒的基板側。

在又一個示例中，提供了一種用于制造集成電路器件的方法。所述方法包括將第一集成電路(IC)晶粒的有源側安裝到第二IC晶粒的有源側，所述第一和第二IC晶粒具有彼此成鏡像的集成電路布置；以及將第三IC晶粒安裝到第二IC晶粒的基板側。

附圖說明

為了可以更詳細地理解本發明的上述特征，可以通過參考實施例來對本發明進行更具體的描述，其中一些示例在附圖中示出。然而，應當注意，附圖僅示出了本發明的典型實施例，因此不應視為對本發明范圍的限制，因為本發明可以允許其他等效的實施例。

圖1是具有鏡像電路的兩個集成電路(IC)晶粒在將一個堆疊在另一個上之前的示意性俯視圖。

圖2是圖1的IC晶粒的示意性截面圖。

圖3是一種用于制造集成電路器件的方法的框圖，其中集成電路器件包括圖1所示的IC晶粒等。

圖4A-4G是根據圖3的方法在制造的不同階段的集成電路器件的另一示例的示意性側視圖。

圖5是一種用于制造集成電路器件的方法的框圖，其中集成電路器件包括圖1所示的IC晶粒等。

圖6A-6H是根據圖5的方法在制造的不同階段的集成電路器件的另一示例的示意性側視圖。

圖7-9是包括具有圖1的鏡像電路的IC晶粒的集成電路器件的各種替代示例的示意性側視圖。