[發明專利]半導體單元塊和計算機實現方法

在審

• 申請號: 202110191330.3
• 申請日: 2021-02-19
• 公開（公告）號: CN113284888A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: V.格魯西斯;R.森古普塔;D.帕萊;洪俊顧;K.特雷諾;M.S.羅德;T.阿巴雅
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

本公開提供了半導體單元塊和計算機實現方法。該半導體單元塊包括布置成堆疊的一系列層。所述層包括每個具有第一高度的一個或更多個第一層以及每個具有第二高度的一個或更多個第二層。第二高度大于第一高度，并且第二高度是第一高度的非整數倍。半導體單元塊還包括在該系列層之一中的具有第一單元高度的第一半導體邏輯單元以及在該系列層之一中的具有第二單元高度的第二半導體邏輯單元。第二單元高度大于第一單元高度，并且第二單元高度是第一單元高度的非整數倍。

技術領域

本公開的方面總地涉及半導體單元塊以及形成用于半導體單元塊的布局的方法。

背景技術

現有技術的半導體單元塊典型地包括每個具有相同高度或相同高度的整數倍(例如兩倍高度或三倍高度)的半導體邏輯單元。例如，芯片的一個半導體單元塊可以包括具有第一高度的半導體邏輯單元和具有是第一高度的整數倍的第二高度的半導體邏輯單元。該芯片的另一半導體單元塊可以包括具有第三高度和其整數倍的半導體邏輯單元。

發明內容

本公開的方面涉及半導體單元塊的各種實施方式。在一個實施方式中，半導體單元塊包括：布置成堆疊的一系列層，所述一系列層包括每個具有第一高度的一個或更多個第一層以及每個具有第二高度的一個或更多個第二層。第二高度大于第一高度，并且第二高度是第一高度的非整數倍。半導體單元塊還包括在該系列層之一中的具有第一單元高度的第一半導體邏輯單元以及在該系列層之一中的具有第二單元高度的第二半導體邏輯單元。第二單元高度大于第一單元高度，并且第二單元高度是第一單元高度的非整數倍。

第二單元高度可以是第一單元高度的大致1.1到大致1.9倍。

第一半導體邏輯單元可以在所述一個或更多個第一層之一中，第二半導體邏輯單元在所述一個或更多個第二層之一中。

所述一個或更多個第一層可以包括直接堆疊在彼此上的第一層的一系列對。

所述一個或更多個第一層可以包括一系列第一層，所述一個或更多個第二層可以包括一系列第二層，該一系列第一層中的第一層的數量可以大于該一系列第二層中的第二層的數量。

該一系列第二層可以在該堆疊中規則地排列，該一系列第二層中的每對相鄰的第二層可以通過該一系列第一層中的相同數量的第一層彼此間隔開。

所述相同數量可以是偶數。

半導體單元塊還可以包括具有第三單元高度的第三半導體邏輯單元，第三單元高度可以是第一單元高度的整數倍。

所述一個或更多個第一層可以包括一系列第一層，第三半導體邏輯單元可以在該一系列第一層中的一對相鄰的第一層中。

半導體單元塊還可以包括聯接到第一半導體邏輯單元和第二半導體邏輯單元的至少一個電源軌。

所述至少一個電源軌可以是埋入式電源軌。

第一半導體邏輯單元和第二半導體邏輯單元可以是不同類型的邏輯單元。

第一半導體邏輯單元的第一單元寬度和第二半導體邏輯單元的第二單元寬度可以是彼此的整數倍。

本公開的方面還涉及產生用于半導體單元塊的布局的計算機實現方法的各種實施方式。在一個實施方式中，計算機實現方法包括：利用布局布線工具，在層堆疊中的第一層中布局第一半導體邏輯單元以及在所述層堆疊中的第二層中布局第二半導體邏輯單元。第一半導體邏輯單元具有第一單元高度并且第二半導體邏輯單元具有大于第一單元高度的第二單元高度，第二單元高度是第一單元高度的非整數倍。該方法還包括：利用布局布線工具，在第一半導體邏輯單元和第二半導體邏輯單元中的每個上布局引腳；利用布局布線工具，布局連接到引腳的通路；以及利用布局布線工具，布局連接到通路的金屬布線層。

非整數倍可以在從大致1.1到大致1.9的范圍內。