[發明專利]半導體單元塊和計算機實現方法

在審

• 申請號: 202110191330.3
• 申請日: 2021-02-19
• 公開（公告）號: CN113284888A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: V.格魯西斯;R.森古普塔;D.帕萊;洪俊顧;K.特雷諾;M.S.羅德;T.阿巴雅
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

1.一種半導體單元塊，包括：

布置成堆疊的多個層，所述多個層包括每個具有第一高度的一個或更多個第一層以及每個具有第二高度的一個或更多個第二層，其中所述第二高度大于所述第一高度，其中所述第二高度是所述第一高度的非整數倍；

在所述多個層之一中的具有第一單元高度的第一半導體邏輯單元；以及

在所述多個層之一中的具有第二單元高度的第二半導體邏輯單元，其中所述第二單元高度大于所述第一單元高度，其中所述第二單元高度是所述第一單元高度的非整數倍。

2.根據權利要求1所述的半導體單元塊，其中所述第二單元高度是所述第一單元高度的1.1到1.9倍。

3.根據權利要求1所述的半導體單元塊，其中所述第一半導體邏輯單元在所述一個或更多個第一層之一中，其中所述第二半導體邏輯單元在所述一個或更多個第二層之一中。

4.根據權利要求1所述的半導體單元塊，其中所述一個或更多個第一層包括直接堆疊在彼此上的多對第一層。

5.根據權利要求1所述的半導體單元塊，其中：

所述一個或更多個第一層包括多個第一層，

所述一個或更多個第二層包括多個第二層，以及

所述多個第一層中的第一層的數量大于所述多個第二層中的第二層的數量。

6.根據權利要求5所述的半導體單元塊，其中所述多個第二層在所述堆疊中規則地排列，其中所述多個第二層中的每對相鄰的第二層通過所述多個第一層中的相同數量的第一層彼此間隔開。

7.根據權利要求6所述的半導體單元塊，其中所述相同數量是偶數。

8.根據權利要求1所述的半導體單元塊，還包括具有第三單元高度的第三半導體邏輯單元，其中所述第三單元高度是所述第一單元高度的整數倍。

9.根據權利要求8所述的半導體單元塊，其中所述一個或更多個第一層包括多個第一層，其中所述第三半導體邏輯單元在所述多個第一層中的一對相鄰的第一層中。

10.根據權利要求1所述的半導體單元塊，還包括聯接到所述第一半導體邏輯單元和所述第二半導體邏輯單元的至少一個電源軌。

11.根據權利要求10所述的半導體單元塊，其中所述至少一個電源軌是埋入式電源軌。

12.根據權利要求1所述的半導體單元塊，其中所述第一半導體邏輯單元和所述第二半導體邏輯單元包含不同類型的邏輯單元。

13.根據權利要求1所述的半導體單元塊，其中所述第一半導體邏輯單元的第一單元寬度和所述第二半導體邏輯單元的第二單元寬度是彼此的整數倍。

14.一種產生用于半導體單元塊的布局的計算機實現方法，所述計算機實現方法包括：

利用布局布線工具，在層堆疊中的第一層中布局第一半導體邏輯單元以及在所述層堆疊中的第二層中布局第二半導體邏輯單元，所述第一半導體邏輯單元具有第一單元高度并且所述第二半導體邏輯單元具有大于所述第一單元高度的第二單元高度，所述第二單元高度是所述第一單元高度的非整數倍；

利用所述布局布線工具，在所述第一半導體邏輯單元和所述第二半導體邏輯單元中的每個上布局引腳；

利用所述布局布線工具，布局連接到所述引腳的通路；以及

利用所述布局布線工具，布局連接到所述通路的金屬布線層。

15.根據權利要求14所述的計算機實現方法，其中所述非整數倍在從1.1到1.9的范圍內。