[發明專利]一種用于ESD防護電路的柵極接地場效應管及其制備方法

有效

• 申請號: 202110187019.1
• 申請日: 2021-02-08
• 公開（公告）號: CN113035940B
• 公開（公告）日: 2022-05-10
• 發明（設計）人: 胡濤;王煒槐
• 申請（專利權）人: 杰華特微電子股份有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/78;H01L27/02;H01L23/48;H01L21/336
• 代理公司: 杭州鈐韜知識產權代理事務所(普通合伙) 33329
• 代理人: 唐靈;趙杰香

本發明提出了一種用于ESD防護電路的柵極接地場效應管及其制備方法。該柵極接地場效應管的漏端包括靠近所述柵極的第一N型重摻區和遠離所述柵極的第二N型重摻區，所述第一N型重摻區和所述第二N型重摻區之間設有氧化物隔離，所述氧化物隔離上設有多晶硅電阻，所述第一N型重摻區和所述第二N型重摻區與所述多晶硅電阻之間通過導線連接。利用外接poly電阻代替壓艙電阻，節省了金屬硅化物阻擋層這一掩模版，在器件尺寸減小的情況下，同時還能達到相同的ESD電流泄放能力。

技術領域

本發明涉及半導體技術領域，尤其是涉及一種用于ESD防護電路的柵極接地場效應管及其制備方法。

背景技術

靜電放電(ESD：Electrostatic Discharge)，應該是造成所有電子元器件或集成電路系統造成過度電應力(EOS：Electrical Over Stress)破壞的主要元兇。因為靜電通常瞬間電壓非常高(＞幾千伏)，所以這種損傷是毀滅性和永久性的，會造成電路直接燒毀。據美國國家半導體公司(National-Semiconductor)數據統計表明，現今集成電路失效產品中的38％是由ESD/EOS所引起的。

在傳統設計中，柵極接地場效應管(GGNMOS)經常作為ESD防護器件來使用，其可以兼容絕大部分CMOS工藝。現有技術中，各個引腳均會使用柵極接地的場效應管進行ESD防護，這些場效應管在結構上有所調整，漏端需要拉開一段距離，即DCP(distance of DrainContact to Poly，漏端金屬孔與poly的距離)達到一定的值，并且漏端接觸孔到多晶硅柵之間要覆蓋硅化物阻擋層(Saliside Block，SAB)，使得漏端的N+注入區有一定的壓艙電阻(ballast resistance)，改善GGNMOS泄放ESD電流的均勻性。

請參見圖1，是傳統的用于ESD防護的GGNMOS管。如圖1所示，該GGNMOS器件形成于P型半導體硅襯底10’上，其具有柵極(Gate)14’和位于柵極兩側的N型摻雜的源端(Source)11’和漏端(Drain)12’，以及體端13’。該漏端12’接到I/O端口(Anode)，柵極14’、源端11’以及體端13’連接到地(Cathode)，漏端12’接觸孔到多晶硅柵之間覆蓋硅化物阻擋層15’(Saliside Block，SAB，圖中虛線所示)。由于需要覆蓋該硅化物阻擋層15’，漏端12’的長度被拉長，導致器件的整體尺寸增大，另一方面，由于需要制作該硅化物阻擋層15’，漏端14’上的金屬硅化物層需要設計專門的光罩，增加了成本。

對于減少金屬硅化物層掩膜版的工藝，可參考在中國專利申請CN107818947中提出的一種利用氧化物阻擋層做自對準工藝，形成P+注入和N+注入的掩膜，直接在各個重摻區制作金屬硅化物層，可以減少了金屬硅化物的一道光刻程序，達到降低成本的目的。

然而在該專利提出的工藝中，由于減小了壓艙電阻，使得器件的防ESD能力降低，因此有必要對現有技術中存在的問題進行改善，以獲取低成本下性能更好的ESD防護器件。

發明內容

有鑒于此，本發明的目的在于提出一用于ESD防護電路的柵極接地場效應管及其制備方法。不僅能夠將場效應管的漏端結構進行新的調整，利用外接poly電阻代替壓艙電阻，節省了金屬硅化物阻擋層這一掩模版，在器件尺寸減小的情況下，同時還能達到相同的ESD電流泄放能力。

根據本發明的目的提出的一種用于ESD防護電路的柵極接地場效應管，包括

襯底；

形成于襯底上的阱區；

位于阱區上的柵極，位于阱區內的源端和漏端，所述源端和漏端位于所述柵極的兩側；

其中，所述漏端包括靠近所述柵極的第一N型重摻區和遠離所述柵極的第二N型重摻區，所述第一N型重摻區和所述第二N型重摻區之間設有氧化物隔離，所述氧化物隔離上設有多晶硅電阻，所述第一N型重摻區和所述第二N型重摻區與所述多晶硅電阻之間通過導線連接。