[發明專利]半導體基板及半導體裝置的制造方法

在審

• 申請號: 202110183166.1
• 申請日: 2021-02-08
• 公開（公告）號: CN114256121A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 高田賢治
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L21/683
• 分類號: H01L21/683;H01L21/67
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

本發明提供一種可靠性高的半導體基板及半導體裝置的制造方法。半導體基板具備：基板，具有基板面，且具有第1外徑；金屬層，設置在基板面上，具有比第1外徑小的第2外徑；第1粘接帶，具有第1基材和第1粘接劑層，經由第1粘接劑層粘貼在基板面及金屬層，第1基材具有環狀的形狀，具有第1面和與第1面對置的第2面，該環狀的形狀具有比第1外徑小且比第2外徑大的第3外徑和比第2外徑小的第3內徑，第1粘接劑層設置在第1面；以及第2粘接帶，具有第2基材和第2粘接劑層，經由第2粘接劑層粘貼在第2面及金屬層，第2基材具有比第1外徑小且比第3內徑大的第4外徑，具有第3面和與第3面對置的第4面，第2粘接劑層設置在第3面。

本申請基于日本專利申請第2020－158214號(申請日：2020年9月23日)主張優先權，這里引用其全部內容。

技術領域

本發明涉及半導體基板及半導體裝置的制造方法。

背景技術

MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體管)等半導體裝置用于電力轉換等用途。

在使用該半導體裝置的半導體基板的制造中，為了電極的形成而使用鍍層工藝。在該鍍層工藝時，對于不想進行鍍層液的供給的部分，粘貼保護粘接帶。

發明內容

本發明的目的是提供一種可靠性高的半導體基板及半導體裝置的制造方法。

實施方式的半導體基板具備：基板，具有基板面，且具有第1外徑；金屬層，設置在所述基板面上，具有比所述第1外徑小的第2外徑；第1粘接帶，具有第1基材和第1粘接劑層，經由所述第1粘接劑層粘貼在所述基板面及所述金屬層，所述第1基材具有環狀的形狀，具有第1面和與所述第1面對置的第2面，該環狀的形狀具有比所述第1外徑小且比所述第2外徑大的第3外徑和比所述第2外徑小的第3內徑，所述第1粘接劑層設置在所述第1面；以及第2粘接帶，具有第2基材和第2粘接劑層，經由所述第2粘接劑層粘貼在所述第2面及所述金屬層，所述第2基材具有比所述第1外徑小且比所述第3內徑大的第4外徑，具有第3面和與所述第3面對置的第4面，所述第2粘接劑層設置在所述第3面。

附圖說明

圖1的(a)、圖1的(b)是實施方式的半導體基板及半導體裝置的示意剖面圖。

圖2的(a)、圖2的(b)是實施方式的第1粘接帶及第2粘接帶的示意剖面圖。

圖3是表示實施方式的半導體裝置的第1制造方法中的制造工序的示意剖面圖。

圖4是表示實施方式的半導體裝置的第1制造方法中的制造工序的示意剖面圖。

圖5是表示實施方式的半導體裝置的第1制造方法中的制造工序的示意剖面圖。

圖6是表示實施方式的半導體裝置的第1制造方法中的制造工序的示意剖面圖。

圖7是表示實施方式的半導體裝置的第2制造方法中的制造工序的示意剖面圖。

圖8是表示實施方式的半導體裝置的第2制造方法中的制造工序的示意剖面圖。

圖9是表示實施方式的半導體裝置的第3制造方法中的制造工序的示意剖面圖。

圖10是表示實施方式的半導體裝置的第3制造方法中的制造工序的示意剖面圖。

具體實施方式

以下，一邊參照附圖一邊說明本發明的實施方式。另外，在以下的說明中，對于相同的部件等賦予相同的標號，關于說明過一次的部件等適當省略其說明。

在本說明書中，為了表示零件等的位置關系，將附圖的上方記述為“上”，將附圖的下方記述為“下”。在本說明書中，“上”、“下”的概念不一定是表示與重力的朝向的關系的用語。

(實施方式)