[發明專利]一種功率放大器的偏置電路、裝置及設備

有效

• 申請號: 202110182211.1
• 申請日: 2021-02-09
• 公開（公告）號: CN112994629B
• 公開（公告）日: 2023-10-03
• 發明（設計）人: 彭振飛;蘇強;倪旭文
• 申請（專利權）人: 廣州慧智微電子股份有限公司
• 主分類號: H03F3/20
• 分類號: H03F3/20;H03F1/30
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 賈偉;張穎玲

本申請公開一種功率放大器的偏置電路、裝置及設備，該電路包括：第一部分電路、第二部分電路和電源；電源與第一部分電路電源端相連；第一部分電路兩端與第二部分電路兩端并聯，并聯后一端與功率放大器的第一晶體管的柵極相連；第一部分電路、第二部分電路分別對第一晶體管柵極提供第一偏置電壓和第二偏置電壓，疊加后提供穩定偏置電壓；偏置電路阻抗位于預設阻抗范圍。如此，利用第一部分電路為功率放大器提供第一偏置電壓，第二部分電路為功率放大器提供第二偏置電壓，第二偏置電壓能夠對第一偏置電壓進行調整，為功率放大器提供穩定偏置電壓，且偏置電路阻抗位于預設阻抗范圍，保證功率放大器線性度性能，及降低功率放大器記憶效應。

技術領域

本申請涉及電子技術，尤其涉及一種功率放大器的偏置電路、裝置及設備。

背景技術

射頻放大器的偏置電路用于為功率管提供穩定的直流偏置，對于MOS晶體管放大器，主要是為MOS晶體管的柵極提供直流偏置電壓。

圖1為現有的功率放大器的偏置電路的組成結構示意圖。如圖1所示，偏置電路包括：M管和電流源IBIAS；具體連接方式：M管的漏極與電流源IBIAS相連，M管的源極接地，M管的漏極與柵極短接；M管的柵極與功率放大器之M0管的柵極相連，用于為M0管的柵極提供偏置電壓；M0管是包括在信號放大電路中，用于對輸入信號的放大；信號放大電路還包括：電容C1、電容C2、電壓源VCC和電感L；具體連接方式：M0管的柵極與電容C1的一端相連，電容C1的另一端作為射頻信號輸入端；M0管的漏極通過電感L與電壓源VCC相連，還與電容C2的一端相連，電容C2的另一端作為射頻信號輸出端，M0管的源極與接地端相連?；谏鲜銎秒娐?，由于M管為二極管連接，二極管為非線性元器件，故非線性效應導致M管的柵源電壓隨輸入射頻信號的功率增大而降低，即提供給M0管的偏置電壓降低，進而導致M0管的線性度變差。

發明內容

為解決上述技術問題，本申請提供一種功率放大器的偏置電路、裝置及設備。

本申請的技術方案是這樣實現的：

第一方面，提供了一種功率放大器的偏置電路，所述偏置電路包括：第一部分電路、第二部分電路和電源；

所述電源與所述第一部分電路的電源端相連，用于為所述第一部分電路供電；

所述第一部分電路的兩端與所述第二部分電路的兩端并聯，并聯后的一端與信號放大電路中功率放大器的第一晶體管的柵極相連；所述第一部分電路用于對所述第一晶體管的柵極提供第一偏置電壓；所述第二部分電路用于對所述第一晶體管的柵極提供第二偏置電壓；所述第一偏置電壓和所述第二偏置電壓疊加后為所述第一晶體管的柵極提供穩定的偏置電壓；

所述偏置電路的阻抗位于預設阻抗范圍。

上述方案中，所述第一部分電路包括：第二晶體管、第三晶體管、第一電阻和第一電容；其中，所述第二晶體管的漏極與所述電源相連，所述第二晶體管的漏極與柵極相連；所述第二晶體管的源極與所述第二部分電路的一端相連；所述第二晶體管的柵極通過所述第一電阻與所述第三晶體管的柵極相連，還通過所述第一電容與接地端相連；所述第三晶體管的漏極與所述電源相連，所述第三晶體管的源極與所述第二部分電路的另一端相連，還與所述第一晶體管的柵極相連。

上述方案中，所述第一部分電路還包括：第二電阻；其中，所述第二電阻為可變電阻；所述第一電容通過所述第二電阻與接地端相連。

上述方案中，所述電源包括：電流源、第一電壓源和第二電壓源；所述第一電壓源與所述第三晶體管的漏極相連；所述第二電壓源通過所述電流源與所述第二晶體管的漏極相連。

上述方案中，所述偏置電路還包括：第三電阻；所述第三晶體管的源極通過所述第三電阻與所述第一晶體管的柵極相連。