[發(fā)明專利]半導體晶片及其制造方法

在審

• 申請?zhí)枺?/td>: 202110162394.0
• 申請日: 2021-02-05
• 公開（公告）號: CN113437059A
• 公開（公告）日: 2021-09-24
• 發(fā)明（設計）人: 飯島純;中木寬
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L27/11568;H01L27/11582;H01L21/60
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

本文描述的實施例涉及一種半導體晶片及其制造方法。在一個實施例中，一種半導體晶片包含第一襯底、提供在所述第一襯底上的第一絕緣體，及提供在所述第一絕緣體中的多個第一墊。所述晶片進一步包含提供在所述第一絕緣體上的第二絕緣體、提供在所述第二絕緣體中的所述第一墊上的多個第二墊、提供在所述第二絕緣體中的交替地包含多個第一絕緣層及多個第二絕緣層的堆疊膜，及提供在所述第二絕緣體上的第二襯底。此外，所述第一絕緣體及所述第二絕緣體在所述第一絕緣體的邊緣面與所述第二絕緣體的邊緣面之間相互連接，且所述第二絕緣體在所述第一及第二絕緣體的所述邊緣面處介入在所述第一絕緣體與所述堆疊膜之間。

相關申請案的交叉引用

本申請案是基于2020年3月23日申請的第2020-051539號在先日本專利申請案及2020年9月2日申請的第17/010,196號在先美國專利申請案并要求其優(yōu)先權，其全部內容以引用的方式并入本文中。

技術領域

本文描述的實施例涉及半導體晶片及其制造方法。

背景技術

當通過接合晶片(襯底)的金屬墊來制造半導體裝置時，期望減少對晶片的邊緣部分的浪費處置。

發(fā)明內容

在一個實施例中，一種半導體晶片包含第一襯底、提供在所述第一襯底上的第一絕緣體，及提供在所述第一絕緣體中的多個第一墊。所述晶片進一步包含提供在所述第一絕緣體上的第二絕緣體、提供在所述第二絕緣體中的所述第一墊上的多個第二墊、提供在所述第二絕緣體中的交替地包含多個第一絕緣層及多個第二絕緣層的堆疊膜，及提供在所述第二絕緣體上的第二襯底。此外，所述第一絕緣體及所述第二絕緣體在所述第一絕緣體的邊緣面與所述第二絕緣體的邊緣面之間相互連接，且所述第二絕緣體在所述第一及第二絕緣體的所述邊緣面處介入在所述第一絕緣體與所述堆疊膜之間。

根據(jù)所述實施例，可減少對襯底的邊緣部分或其類似者的浪費處置。

附圖說明

圖1是說明第一實施例的半導體裝置的結構的橫截面圖；

圖2是說明第一實施例的柱狀部分CL的結構的橫截面圖；

圖3及4是說明制造第一實施例的半導體裝置的方法的橫截面圖；

圖5A、5B、6A、6B、7A、7B、8A、8B是說明制造第一實施例的陣列晶片W1的方法的橫截面圖；

圖9是說明第一實施例的電路晶片W2的制造方法的橫截面圖；

圖10及11是說明第一實施例的半導體裝置的制造方法的橫截面圖；

圖12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B是說明制造第二實施例的陣列晶片W1的方法的橫截面圖；

圖21A及21B是說明制造第二實施例的陣列晶片W1及電路晶片W2的方法的橫截面圖；且

圖22及23是說明制造第二實施例的半導體裝置的方法的橫截面圖。

具體實施方式

現(xiàn)將參考附圖闡釋實施例。在圖1到23中，相同的組件由相同的參考符號表示，且將省略對其的重復描述。

(第一實施例)

圖1是說明第一實施例的半導體裝置的結構的橫截面圖。圖1所說明的半導體裝置是三維存儲器，其包含接合在一起的陣列芯片1及電路芯片2。

陣列芯片1包含：包含多個存儲單元的存儲單元陣列11、存儲單元陣列11上的絕緣體12，及存儲單元陣列11之下的層間電介質13。絕緣體12例如是氧化硅膜或氮化硅膜。層間電介質13例如是氧化硅膜，或包含氧化硅膜及另一絕緣體的堆疊膜。層間電介質13是第二絕緣體的實例。