[發明專利]封裝結構

在審

• 申請號: 202110162317.5
• 申請日: 2017-09-01
• 公開（公告）號: CN112992828A
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 周學軒;范家杰;王程麒;王冠人
• 申請（專利權）人: 群創光電股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60;H01L21/66;H01L23/544
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司 11139
• 代理人: 孫皓晨

本發明提供一種封裝結構，其包括一重布線層、一焊接層以及一電子元件。重布線層具有第一布線區與鄰設的第二布線區，一接合電極與一測試電極設于重布線層的第一表面，其中，接合電極與第一布線區重疊，測試電極與第二布線區重疊，而焊接層位于重布線層的第二表面，并具有復數個彼此分離的導電墊，每一導電墊并電連接接合電極與測試電極的其中一個。而重布線層更包含復數介電層、復數圖案化導電層，介電層具有復數通孔，部分該圖案化導電層位于該通孔內。接合電極憑借對應的圖案化導電層而電連接對應的導電墊并構成重布導線，測試電極憑借對應的圖案化導電層電性連接對應的導電墊并構成測試導線，而電子元件電連接于接合電極。

原申請案的申請日、申請號和發明創造名稱

本申請是申請日為2017年09月01日、申請號201710779909.5、發明名稱為“封裝結構及其制作方法”的發明專利申請的分案申請。

技術領域

本發明涉及一種封裝結構及其制作方法，特別是涉及一種面板級封裝結構及其制作方法。

背景技術

在電子元件封裝技術中，晶圓級扇出型封裝結構(fan-out wafer levelpackage，FOWLP)是將電子元件制作于晶圓上，進行封裝與切割。然而，由于現今常見的大尺寸晶圓的直徑僅約300毫米(mm)，因此在晶圓上能同時制作封裝的電子元件數量有限，業界仍需積極開發取代晶圓級封裝的技術。

再者，在傳統扇出型封裝結構的制程中，較成熟的技術是先在例如晶圓的載體上設置電子元件，再于電子元件上設置重布線層。其中，為了提高產品合格率，在制造過程中一般會先排除具有瑕疵的電子元件，再使用合格的電子元件制作封裝體，于電子元件上形成重布線層等后續其他加工制程。然而，若在后續制程中發生缺陷，則會導致已封裝好的合格電子元件必須連同整個封裝體一起報廢，造成原料與元件的浪費，提高制造成本，因此傳統電子元件封裝方法仍有待進一步改善。

發明內容

本發明的目的在于：提供一種封裝結構，解決現有技術中存在的上述技術問題。

為實現上述目的，本發明采用的技術方案是：

一種封裝結構，其特征在于，包括：

一重布線層，該重布線層具有一第一布線區與一第二布線區，該第二布線區鄰設于該第一布線區；

至少一接合電極，設于該重布線層的一第一表面；以及

至少一測試電極，設于該第一表面；

其中，該接合電極與該第一布線區重疊，該測試電極與該第二布線區重疊。

所述的封裝結構，其中，還包括：

一焊接層，位于該重布線層的一第二表面，該第二表面相對于該第一表面設置，該焊接層包括數個導電墊，該數個導電墊彼此分離；

其中，該數個導電墊的至少其中一個電連接該接合電極與該測試電極的其中一個。

所述的封裝結構，其中，還包括：

復數個錫球，電連接該數個導電墊。

所述的封裝結構，其中，還包括：

一電子元件，電連接該接合電極。

所述的封裝結構，其中，還包括：

一接合材，設置在該電子元件與該接合電極之間。

所述的封裝結構，其中，該重布線層還包括：

復數介電層與復數圖案化導電層，該介電層具有復數通孔，部分該圖案化導電層位于該通孔內。

一種封裝結構，其中，包括：