[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110101455.2
• 申請日: 2021-01-26
• 公開（公告）號: CN113380813A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 林孟漢;陳德安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11548
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

在襯底的存儲單元區域中形成的非易失性存儲單元；

在所述襯底的第一電路區域中形成的第一電路；以及

設置在所述存儲單元區域和所述第一電路區域之間的隔離絕緣層，

其中，所述隔離絕緣層的上表面包括具有不同豎直高度的至少三個水平表面。

2.根據權利要求1所述的半導體器件，其中：

所述至少三個水平表面包括頂表面、低于所述頂表面的第一中間表面和低于所述第一中間表面的底表面，

所述頂表面比所述第一中間表面和所述底表面更靠近所述第一電路區域，并且

所述底表面比所述第一中間表面和所述底表面更靠近所述存儲單元區域。

3.根據權利要求2所述的半導體器件，其中，所述隔離絕緣層的所述上表面還包括第一臺階和第一斜面。

4.根據權利要求3所述的半導體器件，其中，所述第一臺階連接所述頂表面和所述第一中間表面，并且所述第一斜面連接所述第一中間表面和所述底表面。

5.根據權利要求3所述的半導體器件，其中：

所述隔離絕緣層的所述上表面還包括第二臺階，并且

所述第一斜面連接所述頂表面和所述第一臺階，所述第一臺階連接所述第一斜面和所述第一中間表面，并且所述第二臺階連接所述第一中間表面和所述底表面。

6.根據權利要求3所述的半導體器件，其中：

所述隔離絕緣層的所述上表面還包括第二臺階和低于所述第一中間表面且高于所述底表面的第二中間表面，并且

所述第一臺階連接所述頂表面和所述第一中間表面，所述第二臺階連接所述第一中間表面和所述第二中間表面，并且所述第一斜面連接所述第二中間表面和所述底表面。

7.根據權利要求3所述的半導體器件，其中：

所述隔離絕緣層的所述上表面還包括第二臺階和第二斜面，并且

所述第一斜面連接所述頂表面和所述第一臺階，所述第一臺階連接所述第一斜面和所述第二斜面，所述第二斜面連接所述第一臺階和所述第一中間表面，并且所述第二臺階連接所述第一中間表面和所述底表面。

8.根據權利要求1所述的半導體器件，其中，所述隔離絕緣層至少部分地嵌入在所述襯底中，并且

所述隔離絕緣層的與所述襯底接觸的底表面的拓撲不同于所述隔離絕緣層的所述上表面的拓撲。

9.一種半導體器件，包括：

在襯底的存儲單元區域中形成的非易失性存儲單元；

在所述襯底的第一電路區域中形成的第一電路；以及

設置在所述存儲單元區域和所述第一電路區域之間的隔離絕緣層，

其中，所述隔離絕緣層的上表面包括第一臺階和第一斜面，并且

所述第一臺階和所述第一斜面被一個或多個介電層覆蓋，所述介電層具有與設置在所述非易失性存儲單元的浮置柵極和控制柵極之間的一個或多個介電層相同的結構。

10.一種制造半導體器件的方法，包括：

在存儲單元區域和電路區域之間的過渡區域處的襯底的上表面上形成初始臺階；

在所述過渡區域上形成隔離絕緣層，所述隔離絕緣層包括上表面，所述上表面具有設置在頂部和底部之間的斜面；

在襯底上方形成多晶硅層；

減小所述多晶硅層的厚度；

在所述過渡區域的部分上方和所述電路區域上方形成掩模層；

執行回蝕刻操作以進一步減小所述多晶硅層的所述厚度；

執行等離子體清潔操作；

執行濕蝕刻處理以部分地蝕刻所述過渡區域中的所述隔離絕緣層；以及

在所述濕蝕刻處理之后，去除所述掩模層。