[發明專利]半導體封裝裝置及其制造方法

在審

• 申請號: 202110085896.8
• 申請日: 2021-01-22
• 公開（公告）號: CN112992803A
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 劉旭唐;蔡宗唐;王銘漢
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L23/18;H01L23/00
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

本公開涉及半導體封裝裝置及其制造方法。該半導體封裝裝置包括：第一芯片、重布線層和緩沖層；第一芯片通過導電凸塊固定設置在重布線層上；緩沖層設置于第一芯片和重布線層之間，緩沖層的材料的楊氏系數小于底部填充膠材料的楊氏系數。該半導體封裝裝置及其制造方法，能夠在半導體封裝裝置出現翹曲時有效吸收第一芯片對重布線層線路的擠壓作用，減小第一芯片對線路的壓應力，有效防止線路斷裂現象，提高封裝產品的良率。

技術領域

本公開涉及半導體封裝裝置技術領域，具體涉及半導體封裝裝置及其制造方法。

背景技術

FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)封裝技術通過在典型球柵陣列基板上使用扇出復合芯片來實現。它可提供的解決方案成本較低，實踐中比硅中介層結構具有更好的電氣和熱性能。

在現有的FOCoS結構中，在ASIC(Application Specific Integrated Circuit，專用集成電路)芯片與HBM(High bandwidth memory，高帶寬內存)芯片之間的下方會出現線路斷裂現象，從而影響產品的良率。上述線路斷裂現象如圖1所示，圖中虛線內部分即為斷裂部位。

發明內容

本公開提供了半導體封裝裝置及其制造方法。

第一方面，本公開提供了一種半導體封裝裝置，包括：第一芯片、重布線層和緩沖層；

所述第一芯片通過導電凸塊固定設置在所述重布線層上；

所述緩沖層設置于所述第一芯片和所述重布線層之間，所述緩沖層的材料的楊氏系數小于底部填充膠材料的楊氏系數。

在一些可選的實施方式中，所述緩沖層設置于所述第一芯片的朝向所述重布線層的表面。

在一些可選的實施方式中，所述緩沖層完整包覆所述第一芯片的朝向所述重布線層的表面。

在一些可選的實施方式中，所述緩沖層具有預設形狀的刻蝕圖案。

在一些可選的實施方式中，所述緩沖層至少部分包覆所述第一芯片的側面。

在一些可選的實施方式中，所述緩沖層完整包覆所述第一芯片的側面。

在一些可選的實施方式中，所述緩沖層位于所述第一芯片的朝向所述重布線層的表面，所述導電凸塊部分位于所述緩沖層內。

在一些可選的實施方式中，所述緩沖層位于所述第一芯片的朝向所述重布線層的表面，所述導電凸塊設置于所述緩沖層的表面并通過所述緩沖層的第一開孔與所述第一芯片電性連接。

在一些可選的實施方式中，所述第一芯片具有介電層，所述介電層具有第二開孔，所述第一開孔的直徑大于所述第二開孔的直徑。

在一些可選的實施方式中，所述第一芯片具有介電層，所述介電層具有第二開孔，所述第一開孔的直徑小于所述第二開孔的直徑。

在一些可選的實施方式中，所述第一芯片的朝向所述重布線層的表面具有重布線結構，所述緩沖層位于所述重布線結構表面并具有第三開孔，所述導電凸塊通過所述第三開孔與所述重布線結構電連接。

在一些可選的實施方式中，所述緩沖層和所述重布線層之間設置有底部填充膠。

在一些可選的實施方式中，所述緩沖層充滿所述第一芯片和所述重布線層之間的空間。

在一些可選的實施方式中，所述緩沖層的材料為聚酰胺或聚酰亞胺。

在一些可選的實施方式中，所述半導體封裝裝置還包括第二芯片，所述第二芯片固定設置在所述重布線層上并位于所述第一芯片的同側。

在一些可選的實施方式中，所述第二芯片的側面及主動表面設置有緩沖結構，所述緩沖結構與所述緩沖層的材料相同。