[發明專利]半導體結構的形成方法

在審

• 申請號: 202110071804.0
• 申請日: 2021-01-19
• 公開（公告）號: CN114823507A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 渠匯;楊鵬;唐睿智;吉利;錢文明
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，包括襯底以及位于所述襯底上的分立的鰭部，所述襯底上形成有橫跨所述鰭部的柵極結構，所述柵極結構的頂部形成有第一硬掩模層，所述第一硬掩模層上形成有第二硬掩膜層，所述第一硬掩模層的材料硬度小于所述第二硬掩模層的材料硬度，所述基底上還形成有覆蓋所述第二硬掩模層的層間介質材料層；

去除第一部分厚度的所述層間介質材料層，露出所述第二硬掩模層，并且剩余所述層間介質材料層覆蓋所述第一硬掩模層的側壁；

去除部分厚度的所述第二硬掩膜層；

去除部分厚度的所述第二硬掩模層后，同時去除第二部分厚度的所述層間介質材料層、剩余的所述第二硬掩模層和所述第一硬掩模層，剩余的所述層間介質材料層作為層間介質層，所述層間介質層覆蓋所述柵極結構的部分側壁或整個側壁。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，去除第一部分厚度的所述層間介質材料層，露出所述第二硬掩模層的步驟中，剩余所述層間介質材料層的頂部高于所述第一硬掩模層的頂部。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述提供基底的步驟中，所述柵極結構、第一硬掩模層和第二硬掩模層的側壁上還形成有側墻；

形成所述層間介質層后，還包括：去除高于所述層間介質層頂部的所述側墻。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述層間介質材料層的材料和所述第一硬掩模層的材料相同。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，采用濕法刻蝕工藝，同時去除第二部分厚度的所述層間介質材料層、剩余的所述第二硬掩模層和所述第一硬掩模層。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述濕法刻蝕工藝對所述層間介質材料層和所述第二硬掩模層的刻蝕選擇比小于5:1。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，采用濕法刻蝕工藝去除第一部分厚度的所述層間介質材料層。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，采用干法刻蝕工藝去除部分厚度的所述第二硬掩膜層。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，所述干法刻蝕工藝包括等離子體刻蝕工藝。

10.如權利要求3所述的半導體結構的形成方法，其特征在于，采用干法刻蝕工藝去除高于所述層間介質層頂部的所述側墻。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，去除第一部分厚度的所述層間介質材料層的步驟中，露出的所述第二硬掩模層的厚度為10nm至45nm。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，去除部分厚度的所述第二硬掩膜層的步驟中，剩余的所述第二硬掩模層的厚度為2nm至20nm。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，所述層間介質材料層的材料包括氧化硅。

14.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一硬掩模層的材料包括氧化硅。

15.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二硬掩模層的材料包括氮化硅和碳摻雜的硅中的一種或兩種。

16.如權利要求3所述的半導體結構的形成方法，其特征在于，所述側墻的材料包括氮化硅和含碳的氧化硅中的一種或兩種。

17.如權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極結構為偽柵結構。