[發(fā)明專利]半導體結(jié)構(gòu)的形成方法

在審

• 申請?zhí)枺?/td>: 202110071804.0
• 申請日: 2021-01-19
• 公開（公告）號: CN114823507A
• 公開（公告）日: 2022-07-29
• 發(fā)明（設(shè)計）人: 渠匯;楊鵬;唐睿智;吉利;錢文明
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 上海知錦知識產(chǎn)權(quán)代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

一種半導體結(jié)構(gòu)的形成方法，方法包括：提供基底，包括襯底以及位于襯底上的分立的鰭部，襯底上形成有橫跨鰭部的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)的頂部形成有第一硬掩模層，第一硬掩模層上形成有第二硬掩膜層，第一硬掩模層的材料硬度小于第二硬掩模層的材料硬度，基底上還形成有覆蓋第二硬掩模層的層間介質(zhì)材料層；去除第一部分厚度的層間介質(zhì)材料層，露出第二硬掩模層，并且剩余層間介質(zhì)材料層覆蓋第一硬掩模層的側(cè)壁；去除部分厚度的第二硬掩膜層；去除部分厚度的第二硬掩模層后，同時去除第二部分厚度的層間介質(zhì)材料層、剩余的第二硬掩模層和第一硬掩模層，剩余的層間介質(zhì)材料層作為層間介質(zhì)層，層間介質(zhì)層覆蓋柵極結(jié)構(gòu)的部分側(cè)壁或整個側(cè)壁。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及半導體制造領(lǐng)域，尤其涉及一種半導體結(jié)構(gòu)的形成方法。

背景技術(shù)

隨著集成電路制造技術(shù)的不斷發(fā)展，人們對集成電路的集成度和性能的要求變得越來越高。在鰭式場效應晶體管(FinFET)器件的應用中，柵極高度是非常關(guān)鍵的參數(shù)，直接影響閾值電壓。層間介質(zhì)層結(jié)構(gòu)對于柵極高度的控制有著決定性的作用，因此層間介質(zhì)層結(jié)構(gòu)需要穩(wěn)健的工藝形成。層間介質(zhì)層形成凹槽的工藝有助于控制把整片硅晶片的柵極高度控制在相同高度。

目前，對層間介質(zhì)層進行形成凹槽的工藝時，會影響柵極結(jié)構(gòu)上的其他膜層，進而會導致柵極結(jié)構(gòu)上的其他膜層產(chǎn)生脫落缺陷(Peeling Defect)。

發(fā)明內(nèi)容

本發(fā)明實施例解決的問題是提供一種半導體結(jié)構(gòu)的形成方法，提高半導體結(jié)構(gòu)的性能。

為解決上述問題，本發(fā)明實施例提供一種半導體結(jié)構(gòu)的形成方法，包括：提供基底，包括襯底以及位于所述襯底上的分立的鰭部，所述襯底上形成有橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)的頂部形成有第一硬掩模層，所述第一硬掩模層上形成有第二硬掩膜層，所述第一硬掩模層的材料硬度小于所述第二硬掩模層的材料硬度，所述基底上還形成有覆蓋所述第二硬掩模層的層間介質(zhì)材料層；去除第一部分厚度的所述層間介質(zhì)材料層，露出所述第二硬掩模層，并且剩余所述層間介質(zhì)材料層覆蓋所述第一硬掩模層的側(cè)壁；去除部分厚度的所述第二硬掩膜層；去除部分厚度的所述第二硬掩模層后，同時去除第二部分厚度的所述層間介質(zhì)材料層、剩余的所述第二硬掩模層和所述第一硬掩模層，剩余的所述層間介質(zhì)材料層作為層間介質(zhì)層，所述層間介質(zhì)層覆蓋所述柵極結(jié)構(gòu)的部分側(cè)壁。

可選的，去除第一部分厚度的所述層間介質(zhì)材料層，露出所述第二硬掩模層的步驟中，剩余所述層間介質(zhì)材料層的頂部高于所述第一硬掩模層的頂部。

可選的，所述提供基底的步驟中，所述柵極結(jié)構(gòu)、第一硬掩模層和第二硬掩模層的側(cè)壁上還形成有側(cè)墻；形成所述層間介質(zhì)層后，還包括：去除高于所述層間介質(zhì)層頂部的所述側(cè)墻。

可選的，所述層間介質(zhì)材料層的材料和所述第一硬掩模層的材料相同。

可選的，采用濕法刻蝕工藝，同時去除第二部分厚度的所述層間介質(zhì)材料層、剩余的所述第二硬掩模層和所述第一硬掩模層。

可選的，所述濕法刻蝕工藝對所述層間介質(zhì)材料層和所述第二硬掩模層的刻蝕選擇比小于5:1。

可選的，采用濕法刻蝕工藝去除第一部分厚度的所述層間介質(zhì)材料層。

可選的，采用干法刻蝕工藝去除部分厚度的所述第二硬掩膜層。

可選的，所述干法刻蝕工藝包括等離子體刻蝕工藝。

可選的，采用干法刻蝕工藝去除高于所述層間介質(zhì)層頂部的所述側(cè)墻。

可選的，去除第一部分厚度的所述層間介質(zhì)材料層的步驟中，露出的所述第二硬掩模層的厚度為10nm至45nm。

可選的，去除部分厚度的所述第二硬掩膜層的步驟中，剩余的所述第二硬掩模層的厚度為2nm至20nm。

可選的，所述層間介質(zhì)材料層的材料包括氧化硅。