[發明專利]全環繞閘極垂直貫穿式晶體管及其制備方法

有效

• 申請號: 202110070630.6
• 申請日: 2021-01-19
• 公開（公告）號: CN112768514B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 詹智穎
• 申請（專利權）人: 泉芯集成電路制造(濟南)有限公司
• 主分類號: H01L29/41
• 分類號: H01L29/41;H01L29/423;H01L29/78;H01L21/336
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 嚴誠

本發明的實施例提供了一種全環繞閘極垂直貫穿式晶體管及其制備方法，涉及半導體技術領域。全環繞閘極垂直貫穿式晶體管包括基底、器件單元和閘極，其中，至少兩個器件單元依次重疊設置在基底上，器件單元上開設有垂直于基底的過孔，過孔貫穿全部器件單元；閘極設置在過孔內、并與全部器件單元連接。這樣，通過在多個重疊設置的器件單元上開設貫穿的過孔，并在過孔內一次性形成閘極，使閘極與全部器件單元連接，相當于全部器件單元共用一個閘極，或者說，閘極的某一段即可對一個器件單元進行控制，整個閘極可以控制多個器件單元，使閘極一次性形成，閘極上各個部位受到的負載相同，各個器件單元之間不會存在明顯的電性差異。

技術領域

本發明涉及半導體技術領域，具體而言，涉及一種全環繞閘極垂直貫穿式晶體管及其制備方法。

背景技術

在先進的半導體制程中，鰭式場效應晶體管(Fin FET)一直是制程中的主要結構，但是在結構的不斷微縮下，水平形式的閘極全環繞晶體管(Gate All Around FET，簡稱：GAAFET)已成為新一代技術主流，其不僅可以使尺寸進一步微縮，還可以使溝道從三面變成四面，使閘極的控制力提升。除了水平形式的GAAFET的技術之外，目前還有一種垂直形式的閘極全環繞晶體管，其納米線沿垂直芯片的方向延伸，可以增加晶圓的利用率。

但是，目前使用的垂直形式的GAA FET器件中，在堆疊多組器件的形式(StackedGAAFET)中，并且，多組器件中的閘極需要重復制作。而且，多組器件中的閘極制作順序不同，各自受到的負載(Thermal budget)也不同，可能導致器件之間出現明顯的電性差異。

發明內容

本發明實施例要解決的技術問題是：現有閘極全環繞晶體管中多個器件中的閘極制作順序不同，各自受到的負載也不同，可能導致器件之間出現明顯的電性差異。

為解決上述技術問題，本發明的實施例可以這樣實現：

第一方面，本發明提供一種全環繞閘極垂直貫穿式晶體管，全環繞閘極垂直貫穿式晶體管包括基底、器件單元和閘極，其中，至少兩個器件單元依次重疊設置在基底上，器件單元上開設有垂直于基底的過孔，過孔貫穿全部器件單元；閘極設置在過孔內、并與全部器件單元連接。

在可選的實施方式中，閘極包括納米線和氧化層，其中，氧化層包裹在納米線的外周面。

在可選的實施方式中，氧化層為二氧化硅。

在可選的實施方式中，過孔的數量為多個，多個過孔間隔排布。

在可選的實施方式中，器件單元包括隔絕層、汲極層、阱層和源極層，其中，隔絕層設置在基底上；汲極層設置在隔絕層上；阱層設置在汲極層上；源極層設置在阱層上。

第二方面，本發明提供一種全環繞閘極垂直貫穿式晶體管的制備方法，全環繞閘極垂直貫穿式晶體管的制備方法包括：在基底上形成至少兩個依次重疊設置的器件單元；在器件單元上開設垂直于基底的過孔，過孔貫穿全部器件單元；在過孔內形成閘極，閘極與全部器件單元連接。

在可選的實施方式中，在過孔內形成閘極的步驟包括：在過孔內形成氧化層；在過孔內形成納米線，使氧化層包裹在納米線的外周面。

在可選的實施方式中，氧化層采用二氧化硅形成。

在可選的實施方式中，在器件單元上開設垂直于基底的過孔的步驟包括：采用曝光顯影技術形成過孔。

在可選的實施方式中，在基底上形成至少兩個依次重疊設置的器件單元的步驟包括：在基底上形成隔絕層；在隔絕層上形成汲極層；在汲極層上形成阱層；在阱層上形成源極層。