[發明專利]半導體布局結構及其設計方法

有效

• 申請號: 202110069181.3
• 申請日: 2015-08-31
• 公開（公告）號: CN112908989B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 吳俊賢;許振賢;王偉任;陳建孚;陳建宏
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F30/392;G06F30/398
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體布局結構及其設計方法，其中該半導體布局結構，包括一基底、設置于該基底上的一第一元件圖案以及一第二元件圖案。多個第一主動特征設置在該第一元件圖案內，包括一第一通道長度且彼此相隔一多晶硅間隔。多個第二主動特征設置在該第二元件圖案內，包括一第二通道長度且彼此相隔該多晶硅間隔。該第一通道長度與該第二通道長度相差一變數，且該第一元件圖案的一第一元件寬度以及該第二元件圖案的一第二元件寬度是該多晶硅間隔的整數倍。

本申請是中國發明專利申請(申請號：201510545866.5，申請日：2015年08月31日，發明名稱：半導體布局結構及其設計方法)的分案申請。

技術領域

本發明涉及一種半導體布局結構及其設計方法，尤其是涉及一種元件寬度(cellwidth)等于多晶硅間距(poly?pitch)的整數倍的半導體布局結構及其設計方法。

背景技術

半導體集成電路(integrated?circuit，IC)是現代化信息社會最重要的硬件基礎之一。一般來說，功能復雜的集成電路是由一群具有基本功能的標準元件組合而成的。由于這些標準元件是構筑一集成電路的基本方塊，故各個標準元件的布局結構就會影響集成電路的整體布局形式。

現有的標準元件可具有不同的元件寬度(cell?width)，當一元件寬度為該元件內最小多晶硅間距(poly?pitch)的整數倍，即可稱為是一柵上(on-grid)布局結構。On-grid布局結構可使布局與繞線(placement?and?routing，PR)軟件具有較高的效率，甚至在某些PR軟件上，只能接受on-grid布局結構。換句話說，on-grid布局結構有助于將不同的標準元件整合制作于同一芯片上。然而，元件寬度是依元件的復雜度而定，越復雜的標準元件其元件寬度越大，且不一定所有的標準元件都具有on-grid布局結構。

如前所述，具有on-grid布局結構的標準元件可使得PR軟件具有較高效率，且有助于芯片的整合制作。因此，目前仍然需要一種可使得元件寬度不同的標準元件都具有on-grid布局結構，而使得這些大小不同的標準元件得以整合制作于同一芯片的半導體布局結構設計方法。

發明內容

因此，本發明的一目的即在于提供一種全柵上(all?on-grid)的半導體布局結構及其設計方法。

根據本發明所提供的半導體布局結構，包含有一基底、設置于該基底上的一第一元件圖案，以及一第二元件圖案設置于該基底上并鄰接在該第一元件圖案的一側。該第一元件圖案包含一對第一元件邊界，相隔一第一元件寬度，以及一第一主動特征組設置在該對第一元件邊界之間，該第一主動特征組包括多個第一主動特征，其中該多個第一主動特征分別包括一第一通道長度且彼此相隔一多晶硅間隔。該第二元件圖案包含一對第二元件邊界，相隔一第二元件寬度，其中該對第二元件邊界的其中一者與該對第一元件邊界的其中一者互相重疊，以及一第二主動特征組設置在該對第二元件邊界之間，該第二主動特征組包括多個第二主動特征，其中該多個第二主動特征分別包括一第二通道長度且彼此相隔該多晶硅間隔。該第一通道長度與該第二通道長度相差一變數，該第一元件寬度及該第二元件寬度分別是該多晶硅間隔的整數倍。

根據本發明所提供的半導體布局結構的設計方法，包括在接收該第一主動特征組之后，通過計算或查表等方式取得一對第一虛置特征的第一虛置特征寬度以及其與第一主動特征組之間的間距，并將其安置于該第一主動特征組的兩側。根據本發明所提供的設計方法，至少可通過不同第一虛置特征寬度以及其與第一主動特征組之間的間距，使最終獲得的元件圖案的元件寬度等于該元件圖案中多晶硅間隔的整數倍，亦即使得最終獲得的元件圖案為on-grid布局結構。是以，即使不同元件圖案具有不同的多晶硅寬度，仍可通過計算或查表所獲得的第一虛置特征寬度以及其與第一主動特征組之間的間距使得最終獲得的各個元件圖案全部成為on-grid布局結構。由于本發明所提供的半導體布局結構是一全柵上布局結構，因此不論該半導體布局結構所包含的元件圖案或大或小，都可整合制作于同一芯片上，可完全符合集成電路整合的目的，并提升芯片空間整合效率。

附圖說明