[發明專利]半導體布局結構及其設計方法

有效

• 申請號: 202110069181.3
• 申請日: 2015-08-31
• 公開（公告）號: CN112908989B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 吳俊賢;許振賢;王偉任;陳建孚;陳建宏
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F30/392;G06F30/398
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體布局結構，其特征在于，包含有:

基底；

第一元件圖案，設置于該基底上，包含:

一對第一元件邊界，相隔第一元件寬度；以及

第一主動特征組，設置在該對第一元件邊界之間，該第一主動特征組包括多個第一主動特征，其中該多個第一主動特征分別包括第一通道長度且彼此相隔一多晶硅間隔；以及

第二元件圖案，設置于該基底上并鄰接在該第一元件圖案的一側，該第二元件圖包含:

一對第二元件邊界，相隔第二元件寬度，其中該對第二元件邊界之其中一者與該對第一元件邊界的其中一者互相重疊；

第二主動特征組，設置在該對第二元件邊界之間，該第二主動特征組包括多個第二主動特征，其中該多個第二主動特征分別包括第二通道長度且彼此相隔該多晶硅間隔，其中

該第一通道長度與該第二通道長度相差一變數，該第一元件寬度及該第二元件寬度分別是該多晶硅間隔的整數倍；

設置于該基底上的一對第一虛置特征界內部，位于該第一元件圖案內并且分別沿著該對第一元件邊界設置，其中該對第一虛置特征界內部分別具有第一界內寬度；以及

設置于該基底上的一對第二虛置特征界內部，位于該第二元件圖案內并且分別沿著該對第二元件邊界設置，其中該對第二虛置特征界內部分別具有第二界內寬度，該對第一虛置特征界內部的其中一者與該對第二虛置特征界內部的其中一者鄰接，

其中一對第一虛置特征其中一第一虛置特征與一對第二虛置特征其中的一第二虛置特征完全重合。

2.如權利要求1所述的半導體布局結構，其中該對第一元件邊界與該第一主動特征組相隔的兩間距之和與該對第二元件邊界與該第二主動特征組相隔的兩間距之和相差一倍的該變數。

3.如權利要求2所述的半導體布局結構，其中該對第二元件邊界與該第二主動特征組相隔的該兩間距不相等。

4.如權利要求2所述的半導體布局結構，其中該對第二元件邊界與該第二主動特征組相隔的該兩間距相等。

5.如權利要求1所述的半導體布局結構，其中該第一界內寬度與該第二界內寬度相差0.5倍的該變數。

6.如權利要求1所述的半導體布局結構，另包括設置于該基底上的第一虛置特征界外部，沿著該對第一元件邊界的其中一者設置并且與相對于該第二元件圖案的該對第一虛置特征界內部的其中一者鄰接，其中該第一虛置特征界外部具有第一界外寬度，且該第一界外寬度與該第一界內寬度相等。

7.如權利要求1所述的半導體布局結構，另包括設置于該基底上的第二虛置特征界外部，沿著該對第二元件邊界的其中一者設置并且與相對于該第一元件圖案的該對第二虛置特征界內部的其中一者鄰接。

8.如權利要求7所述的半導體布局結構，其中該第二虛置特征界外部具有第二界外寬度，且該第二界外寬度與該第二界內寬度相等。

9.如權利要求7所述的半導體布局結構，其中該第二虛置特征界外部具有第二界外寬度，且該第二界外寬度與該第二界內寬度相差一倍的該變數。