[發(fā)明專(zhuān)利]一種基于AXI的芯片互聯(lián)系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110064540.6
• 申請(qǐng)日: 2021-01-18
• 公開(kāi)（公告）號(hào): CN112732611A
• 公開(kāi)（公告）日: 2021-04-30
• 發(fā)明（設(shè)計(jì)）人: 周超;謝超
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海國(guó)微思爾芯技術(shù)股份有限公司
• 主分類(lèi)號(hào): G06F13/40
• 分類(lèi)號(hào): G06F13/40;G06F13/42
• 代理公司: 北京清大紫荊知識(shí)產(chǎn)權(quán)代理有限公司 11718
• 代理人: 李思瓊;馮振華

本發(fā)明提供了一種基于AXI的芯片互聯(lián)系統(tǒng)，包括：物理層連接，采用高速串行總線進(jìn)行片間物理層通信；數(shù)據(jù)鏈路層通信，數(shù)據(jù)鏈路層中包括CRC校驗(yàn)單元，用以保證數(shù)據(jù)傳輸?shù)耐暾贿€包括鏈路檢測(cè)單元，用以檢測(cè)鏈路層的穩(wěn)定性；協(xié)議層通信，協(xié)議層為上層的用戶(hù)提供AXI接口和AXI LITE接口。本發(fā)明通過(guò)高速串行總線實(shí)現(xiàn)片間的AXI總線互聯(lián)，以最少的IO數(shù)實(shí)現(xiàn)最高的帶寬，保證數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

技術(shù)領(lǐng)域

本公開(kāi)涉及電子計(jì)算機(jī)軟件技術(shù)領(lǐng)域，尤其涉及一種基于AXI的芯片互聯(lián)系統(tǒng)。

背景技術(shù)

AXI是一種面向高性能、高帶寬、低延時(shí)的片內(nèi)總線，但是在原型驗(yàn)證領(lǐng)域，用戶(hù)設(shè)計(jì)會(huì)被分割開(kāi)，模塊之間需要消耗大量的IO，并行接口對(duì)時(shí)序要求極高，最終實(shí)現(xiàn)的性能將會(huì)大大折扣。

發(fā)明內(nèi)容

有鑒于此，本公開(kāi)實(shí)施例提供一種基于AXI的芯片互聯(lián)系統(tǒng)，通過(guò)高速串行總線實(shí)現(xiàn)片間的AXI總線互聯(lián)，以最少的IO數(shù)實(shí)現(xiàn)最高的帶寬，保證數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種基于AXI的芯片互聯(lián)系統(tǒng)，包括：

物理層連接，采用高速串行總線進(jìn)行片間物理層通信；

數(shù)據(jù)鏈路層通信，數(shù)據(jù)鏈路層中包括CRC校驗(yàn)單元，用以保證數(shù)據(jù)傳輸?shù)耐暾贿€包括鏈路檢測(cè)單元，用以檢測(cè)鏈路層的穩(wěn)定性；

協(xié)議層通信，協(xié)議層為上層的用戶(hù)提供AXI接口和AXI LITE接口，AXI LITE用以監(jiān)控狀態(tài)信息。

進(jìn)一步地，發(fā)送端物理層中包括并串電路，用于輸出串行數(shù)據(jù)，接收端物理層中包括同步電路，用于對(duì)高速串行總線進(jìn)行穩(wěn)定采樣。

進(jìn)一步地，接收端物理層中還包括串并電路，用于對(duì)串行數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換后輸出。

進(jìn)一步地，鏈路檢測(cè)單元包括bit順序調(diào)整，用于對(duì)并行數(shù)據(jù)進(jìn)行順序調(diào)整。

進(jìn)一步地，數(shù)據(jù)鏈路層還包括版本管理單元，用以完成后續(xù)方案的更新迭代。

進(jìn)一步地，協(xié)議層和AXI接口之間設(shè)置FIFO電路，用于對(duì)數(shù)據(jù)進(jìn)行緩存。

進(jìn)一步地，發(fā)送端的協(xié)議層中包括寄存器空間，同時(shí)提供寄存器接口，用以對(duì)狀態(tài)信息進(jìn)行監(jiān)控并且開(kāi)放自定義協(xié)議接口。

本發(fā)明的一種基于AXI的芯片互聯(lián)系統(tǒng)，其有益效果在于：

(1)以最少的IO數(shù)據(jù)實(shí)現(xiàn)了最高的帶寬；

(2)基于高速串行總線實(shí)現(xiàn)物理層數(shù)據(jù)傳輸，提供高性能傳輸、高穩(wěn)定性；

(3)擁有更靈活的硬件互聯(lián)方案；

(4)可以在鏈路層上進(jìn)行封裝以支持更多的協(xié)議。

附圖說(shuō)明

為了更清楚地說(shuō)明本公開(kāi)實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本公開(kāi)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。

圖1為本發(fā)明實(shí)施例中基于AXI的芯片互聯(lián)系統(tǒng)的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例中物理層的邏輯框圖；

圖3為本發(fā)明實(shí)施例中鏈路層結(jié)構(gòu)框圖；

圖4為本發(fā)明實(shí)施例中鏈路層中bit順序調(diào)整的波形圖；

圖5為本發(fā)明實(shí)施例中協(xié)議層結(jié)構(gòu)框圖；

圖6為本發(fā)明一個(gè)實(shí)施例結(jié)構(gòu)示意圖。

具體實(shí)施方式