[發(fā)明專利]一種DDR發(fā)送電路

在審

• 申請?zhí)枺?/td>: 202110059798.7
• 申請日: 2021-01-18
• 公開（公告）號: CN112383298A
• 公開（公告）日: 2021-02-19
• 發(fā)明（設(shè)計(jì)）人: 孔亮;陳捷;劉亞東;莊志青
• 申請（專利權(quán)）人: 燦芯半導(dǎo)體（上海）有限公司
• 主分類號: H03K19/017
• 分類號: H03K19/017;H03K19/0175;H03K19/0185
• 代理公司: 上海灣谷知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31289
• 代理人: 倪繼祖

本發(fā)明公開了一種DDR發(fā)送電路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、電阻、同相器、反相器以及用于提供第一電壓信號至第三電壓信號之間電壓的低壓器件，所述第一PMOS管的源極接第三電壓信號，柵極接所述低壓器件的輸出端，漏極連接所述第二PMOS管的源極；所述低壓器件的三個(gè)輸入端分別連接所述同相器的輸出端、所述第一電壓信號和所述第三電壓信號；所述同相器的輸入端接電平信號；所述第一NMOS管的源極接地，柵極接所述反相器的輸出端，漏極接所述第二NMOS管的源極；反相器的輸入端接電平信號；第二PMOS管的漏極和第二NMOS管的漏極相接并連接電阻的第一端。采用速度較快的低壓器件做主驅(qū)動(dòng)電路及前驅(qū)動(dòng)電路，有效提高工作速度。

技術(shù)領(lǐng)域

本發(fā)明涉及一種DDR（雙倍速率同步動(dòng)態(tài)隨機(jī)存儲器）發(fā)送電路。

背景技術(shù)

目前，受限于電氣規(guī)范中電壓的規(guī)定，現(xiàn)有DDR4 等接口發(fā)送電路通常仍然使用速度較慢的高壓器件來做主驅(qū)動(dòng)電路及前驅(qū)動(dòng)電路，難以進(jìn)一步提高工作速度。DDR輸出接口驅(qū)動(dòng)電路通常由cmos（互補(bǔ)金屬氧化物半導(dǎo)體）管作為輸出驅(qū)動(dòng)電阻，或cmos管加電阻組合而成一個(gè)輸出驅(qū)動(dòng)電阻，受限于電氣規(guī)范的限制，如DDR4電源電壓規(guī)定為1.2v，因此主驅(qū)動(dòng)單元及前驅(qū)動(dòng)電路必須選用耐受1.2v以上的高壓cmos管（IO device），隨著工藝的提升，其低壓的核心器件（core device）速度越來越快，但耐受電壓越來越低。因此，找到克服耐受電壓帶來的限制，利用低壓核心器件完成驅(qū)動(dòng)電路成為更好的途徑。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種DDR發(fā)送電路，采用速度較快的低壓器件做主驅(qū)動(dòng)電路及前驅(qū)動(dòng)電路，有效提高工作速度。

實(shí)現(xiàn)上述目的的技術(shù)方案是：

一種DDR發(fā)送電路，包括：第一PMOS（P型金屬氧化物半導(dǎo)體場效應(yīng)）管、第二PMOS管、第一NMOS（N型金屬氧化物半導(dǎo)體場效應(yīng)）管、第二NMOS管、電阻、同相器、反相器以及用于提供第一電壓信號至第三電壓信號之間電壓的低壓器件，其中，

所述第一PMOS管的源極接第三電壓信號，柵極接所述低壓器件的輸出端，漏極連接所述第二PMOS管的源極；

所述低壓器件的三個(gè)輸入端分別連接所述同相器的輸出端、所述第一電壓信號和所述第三電壓信號；

所述同相器的輸入端接電平信號；

所述第一NMOS管的源極接地，柵極接所述反相器的輸出端，漏極接所述第二NMOS管的源極；

所述反相器的輸入端接電平信號；

所述第二PMOS管的漏極和所述第二NMOS管的漏極相接并連接所述電阻的第一端；

所述電阻的第二端作為電路輸出端。

優(yōu)選的，所述第二PMOS管的柵極接PMOS管的阻抗校驗(yàn)控制信號；所述第二NMOS管的柵極接NMOS管的阻抗校驗(yàn)控制信號。

優(yōu)選的，所述低壓器件為電平轉(zhuǎn)換器，包括：第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管，

所述第三PMOS管的漏極和所述第四PMOS管的源極均接第三電壓信號；

所述第三PMOS管的柵極接所述第四PMOS管的漏極；

所述第四PMOS管的柵極接所述第三PMOS管的源極；

所述第三PMOS管的源極接所述第三NMOS管的漏極；

所述第三NMOS管的柵極接所述同相器的輸出端；

所述第三NMOS管的源極和所述第四NMOS管的漏極均接第一電壓信號；

所述第四NMOS管的柵極接所述反相器的輸出端；