[發明專利]一種DDR發送電路

在審

• 申請號: 202110059798.7
• 申請日: 2021-01-18
• 公開（公告）號: CN112383298A
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 孔亮;陳捷;劉亞東;莊志青
• 申請（專利權）人: 燦芯半導體（上海）有限公司
• 主分類號: H03K19/017
• 分類號: H03K19/017;H03K19/0175;H03K19/0185
• 代理公司: 上海灣谷知識產權代理事務所(普通合伙) 31289
• 代理人: 倪繼祖

1.一種DDR發送電路，其特征在于，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、電阻、同相器、反相器以及用于提供第一電壓信號至第三電壓信號之間電壓的低壓器件，其中，

所述第一PMOS管的源極接第三電壓信號，柵極接所述低壓器件的輸出端，漏極連接所述第二PMOS管的源極；

所述低壓器件的三個輸入端分別連接所述同相器的輸出端、所述第一電壓信號和所述第三電壓信號；

所述同相器的輸入端接電平信號；

所述第一NMOS管的源極接地，柵極接所述反相器的輸出端，漏極接所述第二NMOS管的源極；

所述反相器的輸入端接電平信號；

所述第二PMOS管的漏極和所述第二NMOS管的漏極相接并連接所述電阻的第一端；

所述電阻的第二端作為電路輸出端；

所述低壓器件為電平轉換器，包括：第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管，

所述第三PMOS管的漏極和所述第四PMOS管的源極均接第三電壓信號；

所述第三PMOS管的柵極接所述第四PMOS管的漏極；

所述第四PMOS管的柵極接所述第三PMOS管的源極；

所述第三PMOS管的源極接所述第三NMOS管的漏極；

所述第三NMOS管的柵極接所述同相器的輸出端；

所述第三NMOS管的源極和所述第四NMOS管的漏極均接第一電壓信號；

所述第四NMOS管的柵極接所述反相器的輸出端；

所述第四NMOS管的源極和所述第四PMOS管的漏極相接并作為所述低壓器件的輸出端;

用于提供第一電壓信號的前級電路，該前級電路包括：第一時鐘開關、第二時鐘開關、第三時鐘開關、第四時鐘開關、第五時鐘開關、第六時鐘開關、第七時鐘開關、第八時鐘開關、第一電容、第二電容和第三電容，其中，

所述第一電容的第一端通過所述第一時鐘開關接第二電壓信號；

所述第一電容的第一端通過所述第二時鐘開關接地；

所述第一電容的第二端通過所述第五時鐘開關接第三電壓信號；

所述第一電容的第二端通過所述第六時鐘開關接所述前級電路的輸出端；

所述第二電容的第一端通過所述第三時鐘開關接第二電壓信號；

所述第二電容的第一端通過所述第四時鐘開關接第三電壓信號；

所述第二電容的第二端通過所述第八時鐘開關接地；

所述第二電容的第二端通過所述第七時鐘開關接所述前級電路的輸出端；

所述前級電路的輸出端通過所述第三電容接地；

所述前級電路的輸出端輸出第一電壓信號；

所述第二PMOS管的柵極接PMOS管的阻抗校驗控制信號；所述第二NMOS管的柵極接NMOS管的阻抗校驗控制信號；

所述第一時鐘開關、第三時鐘開關、第五時鐘開關、第八時鐘開關接收時鐘信號，在時鐘信號為高電平時導通；

所述第二時鐘開關、第四時鐘開關、第六時鐘開關、第七時鐘開關接收時鐘信號的反相信號，在時鐘信號的反相信號為高電平時導通。