[發明專利]半導體存儲裝置

有效

• 申請號: 202110053452.6
• 申請日: 2021-01-15
• 公開（公告）號: CN113410246B
• 公開（公告）日: 2023-10-10
• 發明（設計）人: 吉水康人
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B41/60
• 分類號: H10B41/60;H10B43/10;H10B43/27;H10B41/10;H10B41/30;H10B41/27
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

1.一種半導體存儲裝置，具備：

半導體基板；

多個第1導電層，在與所述半導體基板的表面交叉的第1方向上排列；

第1半導體層，沿所述第1方向延伸，與所述多個第1導電層對置；

多個第1存儲單元，設置于所述多個第1導電層與所述第1半導體層的交叉部；

多個第2導電層，沿所述第1方向排列；

第2半導體層，沿所述第1方向延伸，與所述多個第2導電層對置，在所述第1方向的一端與所述第1半導體層連接；

多個第2存儲單元，設置于所述多個第2導電層與所述第2半導體層的交叉部；以及

多個第1接觸件，沿所述第1方向延伸，在所述第1方向的一端與所述多個第1導電層連接，

在將所述多個第1導電層與所述多個第1接觸件的連接部分設為多個第1連接部、將最接近所述多個第2存儲單元的所述第1存儲單元設為第3存儲單元、并將最接近所述多個第1存儲單元的所述第2存儲單元設為第4存儲單元時，

所述多個第1連接部在所述第1方向上的位置，設置于所述第3存儲單元在所述第1方向上的位置與所述第4存儲單元在所述第1方向上的位置之間。

2.根據權利要求1所述的半導體存儲裝置，其中，

具備多個第2接觸件，所述多個第2接觸件沿所述第1方向延伸，在所述第1方向的一端與所述多個第2導電層連接，

在將所述多個第2導電層與所述多個第2接觸件的連接部分設為多個第2連接部時，

所述多個第2存儲單元在所述第1方向上的位置，分別設置于所述多個第1連接部在所述第1方向上的位置與所述多個第2連接部在所述第1方向上的位置之間。

3.根據權利要求2所述的半導體存儲裝置，其中，具備：

第1區域，供所述第1半導體層和所述第2半導體層設置；

第2區域，供所述多個第1接觸件設置；以及

第3區域，供所述多個第2接觸件設置，

在將沿所述第1方向及與所述第1方向交叉的第2方向延伸的截面設為第1截面時，

所述多個第1導電層和所述多個第2導電層的、設置于所述第1區域中的部分，在所述第1截面中沿所述第2方向延伸，

所述多個第1導電層包含第1部分，該第1部分設置于所述第2區域，且在所述第1截面中沿與所述第2方向交叉的第3方向延伸，

所述多個第2導電層包含第2部分，該第2部分設置于所述第3區域，且在所述第1截面中沿與所述第2方向及所述第3方向交叉的第4方向延伸。

4.根據權利要求3所述的半導體存儲裝置，其中，具備：

設置于所述第2區域的第1絕緣層；以及

設置于所述第3區域的第2絕緣層，

所述第1絕緣層的所述第1方向上的厚度，越接近所述第1區域則越小，

所述第2絕緣層的所述第1方向上的厚度，越接近所述第1區域則越小。

5.根據權利要求3所述的半導體存儲裝置，其中，

所述多個第1導電層的設置于所述第3區域的部分，在所述第1截面中沿所述第2方向延伸，

所述多個第2導電層的設置于所述第2區域的部分，在所述第1截面中沿所述第2方向延伸。

6.根據權利要求3所述的半導體存儲裝置，其中，

所述第1區域設置于所述第2區域與所述第3區域之間。

7.根據權利要求1至6中任一項所述的半導體存儲裝置，其中，

具備第1層，所述第1層設置于所述多個第1導電層的與所述多個第1接觸件的連接部分，

所述第1層包含與所述多個第1導電層所包含的材料及在所述多個第1導電層之間設置的第1層間絕緣層所包含的材料、以及所述多個第2導電層所包含的材料及在所述多個第2導電層之間設置的第2層間絕緣層所包含的材料中的任一者都不同的材料。