[發(fā)明專利]三維半導(dǎo)體存儲器裝置

在審

• 申請?zhí)枺?/td>: 202110052912.3
• 申請日: 2021-01-15
• 公開（公告）號: CN113130503A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計）人: 金志榮;梁宇成;高木世濟(jì)
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/11563
• 分類號: H01L27/11563;H01L27/11573;H01L27/11578;H01L27/11582
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 趙南;張青

一種三維半導(dǎo)體存儲器裝置包括：第一襯底上的外圍電路結(jié)構(gòu)；外圍電路結(jié)構(gòu)上的第二襯底；第二襯底上的電極結(jié)構(gòu)，電極結(jié)構(gòu)包括堆疊的電極；以及垂直溝道結(jié)構(gòu)，其貫穿電極結(jié)構(gòu)。外圍電路結(jié)構(gòu)包括第二襯底下方的偽互連結(jié)構(gòu)。偽互連結(jié)構(gòu)包括堆疊的偽互連線以及將最上面的一條偽互連線的頂表面連接至第二襯底的底表面的偽過孔。

相關(guān)申請的交叉引用

本申請要求于2020年1月15日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2020-0005384的優(yōu)先權(quán)，該申請的公開通過引用其全部并入本文中。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思的示例實施例涉及一種半導(dǎo)體裝置，并且更具體地說，涉及一種具有改進(jìn)的電特性的三維(3D)半導(dǎo)體存儲器裝置。

背景技術(shù)

已將半導(dǎo)體裝置更加高度地集成，以提供改進(jìn)的性能和/或更低的制造成本。半導(dǎo)體裝置的集成密度直接影響了半導(dǎo)體裝置的成本，從而導(dǎo)致對更加高度集成的半導(dǎo)體裝置的需求。主要可以通過單位存儲器單元所占面積來確定通常的二維(2D)或平面半導(dǎo)體裝置的集成密度。因此，通常的2D半導(dǎo)體裝置的集成密度會受形成更細(xì)小的圖案的技術(shù)的影響。然而，由于需要更高價格的設(shè)備來形成更細(xì)小的圖案，因此2D半導(dǎo)體裝置的集成密度持續(xù)增大，但是仍然有限。因此，開發(fā)了三維(3D)半導(dǎo)體存儲器裝置以克服以上限制。3D半導(dǎo)體存儲器裝置可包括三維地排列的存儲器單元。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的示例實施例可以提供一種具有改進(jìn)的電特性的三維(3D)半導(dǎo)體存儲器裝置。

一方面，一種3D半導(dǎo)體存儲器裝置可包括：第一襯底上的外圍電路結(jié)構(gòu)；外圍電路結(jié)構(gòu)上的第二襯底；第二襯底上的電極結(jié)構(gòu)，電極結(jié)構(gòu)包括堆疊的電極；以及垂直溝道結(jié)構(gòu)，其貫穿電極結(jié)構(gòu)。外圍電路結(jié)構(gòu)可包括第二襯底下方的偽互連結(jié)構(gòu)。偽互連結(jié)構(gòu)可包括：堆疊的偽互連線；以及偽過孔，其將偽互連線的最上面的一條偽互連線的頂表面連接至第二襯底的底表面。

一方面，一種3D半導(dǎo)體存儲器裝置可包括：第一襯底上的外圍電路結(jié)構(gòu)；外圍電路結(jié)構(gòu)上的第二襯底；第二襯底上的電極結(jié)構(gòu)，電極結(jié)構(gòu)包括堆疊的電極；以及垂直溝道結(jié)構(gòu)，其貫穿電極結(jié)構(gòu)。外圍電路結(jié)構(gòu)可包括第二襯底下方的偽互連結(jié)構(gòu)。偽互連結(jié)構(gòu)可包括堆疊的互連層。互連層的最上面的一個互連層可包括第一偽互連線和第二偽互連線。第一偽互連線和第二偽互連線可電連接至第二襯底。第一偽互連線和第二偽互連線可以通過它們之間的層間絕緣層彼此間隔開。

一方面，一種3D半導(dǎo)體存儲器裝置可包括：第一襯底上的外圍電路結(jié)構(gòu)，外圍電路結(jié)構(gòu)包括第一襯底上的外圍晶體管、外圍晶體管上的互連結(jié)構(gòu)和鄰近于互連結(jié)構(gòu)的偽互連結(jié)構(gòu)；外圍電路結(jié)構(gòu)上的第二襯底；第二襯底上的電極結(jié)構(gòu)，電極結(jié)構(gòu)包括堆疊的電極；多個垂直溝道結(jié)構(gòu)，其貫穿電極結(jié)構(gòu)，多個垂直溝道結(jié)構(gòu)電連接至第二襯底；分別位于多個垂直溝道結(jié)構(gòu)上的多個導(dǎo)電焊盤；覆蓋電極結(jié)構(gòu)的層間絕緣層；多條位線，其位于層間絕緣層上，并且分別電連接至多個導(dǎo)電焊盤；以及穿通接觸件，其貫穿層間絕緣層，以連接至互連結(jié)構(gòu)。多個垂直溝道結(jié)構(gòu)中的每一個可包括：填充絕緣圖案，其具有柱形；垂直半導(dǎo)體圖案，其覆蓋填充絕緣圖案的外表面；以及數(shù)據(jù)存儲層，其位于垂直半導(dǎo)體圖案與多個電極之間。偽互連結(jié)構(gòu)可包括：第一互連層和第一互連層上的第二互連層，第二互連層在第一互連層與第二襯底之間；第一偽過孔，將第一互連層垂直地連接至第二互連層；以及第二偽過孔，其將第二互連層垂直地連接至第二襯底。

一方面，一種3D半導(dǎo)體存儲器裝置可包括：第一襯底上的外圍電路結(jié)構(gòu)；外圍電路結(jié)構(gòu)上的第二襯底，第二襯底具有在第一方向上彼此相對的第一內(nèi)側(cè)壁和第二內(nèi)側(cè)壁；切割孔，其貫穿第二襯底，切割孔在第一方向上在第一內(nèi)側(cè)壁與第二內(nèi)側(cè)壁之間延伸，切割孔限定第二襯底的內(nèi)側(cè)壁；內(nèi)側(cè)壁上的第一導(dǎo)電間隔件；第二襯底上的電極結(jié)構(gòu)，電極結(jié)構(gòu)包括堆疊的電極；以及貫穿電極結(jié)構(gòu)的垂直溝道結(jié)構(gòu)。

附圖說明

根據(jù)附圖及隨附詳細(xì)說明，本發(fā)明構(gòu)思將變得更清楚。