[發(fā)明專利]具有隔離功能的FPGA在線配置裝置及方法有效
| 申請(qǐng)?zhí)枺?/td> | 202110051584.5 | 申請(qǐng)日: | 2021-01-14 |
| 公開(公告)號(hào): | CN112698887B | 公開(公告)日: | 2023-02-28 |
| 發(fā)明(設(shè)計(jì))人: | 趙孝雪;李曉路;彭晚生;王繼源;馬莉 | 申請(qǐng)(專利權(quán))人: | 成都壹石新科信息技術(shù)有限公司 |
| 主分類號(hào): | G06F9/445 | 分類號(hào): | G06F9/445;G06F8/61;G06F8/65 |
| 代理公司: | 成都弘毅天承知識(shí)產(chǎn)權(quán)代理有限公司 51230 | 代理人: | 郝迎賓 |
| 地址: | 610041 四川省成都*** | 國省代碼: | 四川;51 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 具有 隔離 功能 fpga 在線 配置 裝置 方法 | ||
1.具有隔離功能的FPGA在線配置裝置,其特征在于,包括FPGA、CPU、NOR Flash存儲(chǔ)器、NAND Flash存儲(chǔ)器、隔離門電路和電平上拉電路;
所述CPU通過ONFI接口與NAND Flash存儲(chǔ)器連接,所述CPU通過SPI接口與NOR Flash存儲(chǔ)器連接,所述CPU通過SPI接口經(jīng)隔離門電路與FPGA連接,所述CPU通過GPIO接口經(jīng)電平上拉電路與FPGA連接;
所述NOR Flash存儲(chǔ)器,用于存儲(chǔ)PMON固件,當(dāng)系統(tǒng)上電完成后,CPU通過SPI_MISO獲取NOR Flash存儲(chǔ)器中的PMON固件,完成CPU的初始化;
所述NAND Flash存儲(chǔ)器,用于存儲(chǔ)操作系統(tǒng)及FPGA配置文件,當(dāng)CPU初始化完成后,CPU加載操作系統(tǒng),操作系統(tǒng)加載完成后,啟動(dòng)FPGA配置應(yīng)用程序,通過GPIO1向FPGA的PROGRAM_B引腳輸出低電平脈沖,使FPGA進(jìn)入內(nèi)部初始化流程,在這個(gè)過程中FPGA將INIT_B引腳拉低,待內(nèi)部初始化流程完畢后,將INIT_B引腳釋放,INIT_B信號(hào)通過外部上拉電阻恢復(fù)到高電平狀態(tài);
當(dāng)CPU通過GPIO0檢測(cè)到輸入信號(hào)為高電平后,配置SPI_CLK引腳輸出時(shí)鐘信號(hào)到FPGA的CCS引腳,同時(shí)開始在SPI_CLK的上升沿將數(shù)據(jù)逐位通過SPI_MOSI傳輸給FPGA的DIN引腳,待所有數(shù)據(jù)傳輸完成,F(xiàn)PGA完成內(nèi)部配置加載后,將DONE信號(hào)釋放,該信號(hào)通過電平上拉電路拉到高電平,CPU通過GPIO2檢測(cè)到高電平后,確認(rèn)FPGA已經(jīng)完成加載,停止SPI_CLK時(shí)鐘輸出,F(xiàn)PGA整體加載過程完成;
CPU通過GPIO0接口經(jīng)電平上拉電路與FPGA的INIT_B引腳連接,通過GPIO1接口經(jīng)電平上拉電路與FPGA的PROGRAM_B引腳連接,通過GPIO2接口經(jīng)電平上拉電路與FPGA的DONE引腳連接;
其中,電平上拉電路可以包括供電電源VCC、第一電阻R1、第二電阻R2和第三電阻R3,第一電阻R1的一端連接GPIO0接口,另一端連接供電電源VCC,第二電阻R2的一端連接GPIO1接口,另一端連接供電電源VCC,第三電阻R3的一端連接GPIO2接口,另一端連接供電電源VCC;
另外,隔離門電路可以包括第一二輸入Z1與門和第二二輸入與門Z2,SPI_CLK連接第一二輸入與門Z1的兩個(gè)輸入端,第一二輸入與門Z1的輸出端連接FPGA的CCS引腳,SPI_MOSI連接第二二輸入與門Z2的兩個(gè)輸入端,第二二輸入與門Z2的輸出端連接FPGA的DIN引腳。
2.根據(jù)權(quán)利要求1所述的具有隔離功能的FPGA在線配置裝置,其特征在于,所述電平上拉電路包括供電電源、第一電阻、第二電阻和第三電阻,所述第一電阻的一端連接GPIO0接口,另一端連接供電電源,第二電阻的一端連接GPIO1接口,另一端連接供電電源,第三電阻的一端連接GPIO2接口,另一端連接供電電源。
3.根據(jù)權(quán)利要求1所述的具有隔離功能的FPGA在線配置裝置,其特征在于,所述隔離門電路包括第一二輸入與門和第二二輸入與門,SPI_CLK連接第一二輸入與門的兩個(gè)輸入端,第一二輸入與門的輸出端連接FPGA的CCS引腳,SPI_MOSI連接第二二輸入與門的兩個(gè)輸入端,第二二輸入與門的輸出端連接FPGA的DIN引腳。
4.根據(jù)權(quán)利要求1-3任意一項(xiàng)所述的具有隔離功能的FPGA在線配置裝置,其特征在于,所述CPU還包括網(wǎng)絡(luò)接口,當(dāng)FPGA需要升級(jí)時(shí),通過CPU的網(wǎng)絡(luò)接口,接收FPGA的升級(jí)固件,存放到NAND Flash中,當(dāng)固件接收校驗(yàn)完畢后,CPU自動(dòng)啟動(dòng)FPGA在線加載流程,將新的固件傳輸給FPGA,F(xiàn)PGA完成配置加載。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于成都壹石新科信息技術(shù)有限公司,未經(jīng)成都壹石新科信息技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110051584.5/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。





