[發明專利]降低表面缺陷影響的刻蝕方法有效
| 申請號: | 202110044463.8 | 申請日: | 2021-01-13 |
| 公開(公告)號: | CN112864003B | 公開(公告)日: | 2022-02-22 |
| 發明(設計)人: | 雷鑫;宋豪杰;高倩;袁娜 | 申請(專利權)人: | 長江存儲科技有限責任公司 |
| 主分類號: | H01L21/027 | 分類號: | H01L21/027;H01L21/033;H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582 |
| 代理公司: | 北京派特恩知識產權代理有限公司 11270 | 代理人: | 張李靜;張穎玲 |
| 地址: | 430074 湖北省武*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 降低 表面 缺陷 影響 刻蝕 方法 | ||
1.一種降低表面缺陷影響的刻蝕方法,其特征在于,包括:
提供表面包括凸起和/或凹陷的基底結構作為表面缺陷基底;其中,所述基底結構包括位于襯底之上的疊層結構,所述凸起和/或凹陷位于所述疊層結構相對遠離所述襯底的表面;
在所述基底結構上形成第一掩膜層;其中,所述第一掩膜層包括覆蓋所述凸起和/或凹陷的第一表面;所述第一掩膜層還包括平坦的第二表面,所述第二表面與所述第一表面相對設置;
在所述平坦的第二表面上形成第二掩膜層;
刻蝕所述第二掩膜層和所述第一掩膜層,以形成垂直穿過所述基底結構的凹槽。
2.根據權利要求1所述的方法,其特征在于,所述第二掩膜層的硬度大于所述第一掩膜層的硬度。
3.根據權利要求1所述的方法,其特征在于,所述第一掩膜層的厚度介于50nm至400nm之間。
4.根據權利要求1所述的方法,其特征在于,所述第一掩膜層的材料包括:旋涂碳。
5.根據權利要求1所述的方法,其特征在于,所述在所述基底結構上形成第一掩膜層包括:
在所述基底結構上旋涂第一掩膜材料;
對旋涂在所述基底結構上的所述第一掩膜材料進行熱處理,以形成所述第一掩膜層。
6.根據權利要求5所述的方法,其特征在于,所述第一掩膜材料包括:溶于有機溶劑中的含碳聚合物。
7.根據權利要求6所述的方法,其特征在于,所述第一掩膜材料包括:旋涂碳。
8.根據權利要求5所述的方法,其特征在于,所述熱處理的溫度低于250℃。
9.根據權利要求1所述的方法,其特征在于,所述第二掩膜層的材料包括:無定型碳或者多晶硅。
10.根據權利要求1所述的方法,其特征在于,所述提供表面包括凸起和/或凹陷的基底結構作為表面缺陷基底,包括:
檢測所述基底結構表面,并生成檢測結果;
當所述檢測結果指示所述基底結構表面包括所述凸起和/或凹陷且所述凸起的高度或所述凹陷的深度大于預設值時,確定所述基底結構為所述表面缺陷基底。
11.根據權利要求1所述的方法,其特征在于,所述方法應用于制作三維NAND存儲器;所述基底結構包括柵疊層結構、貫穿所述柵疊層結構的存儲串以及覆蓋所述柵疊層結構的介質層;所述第一掩膜層覆蓋所述介質層;
所述刻蝕所述第二掩膜層和所述第一掩膜層,以形成垂直穿過所述基底結構的凹槽,包括:刻蝕所述第二掩膜層和所述第一掩膜層以及所述介質層,以形成顯露所述存儲串的所述凹槽。
12.根據權利要求1所述的方法,其特征在于,所述刻蝕所述第二掩膜層和所述第一掩膜層,以形成垂直穿過所述基底結構的凹槽之前,所述方法還包括:
形成覆蓋所述第二掩膜層的消光層,并形成覆蓋所述消光層的光刻膠;
對所述光刻膠進行圖形化處理,以在所述光刻膠中形成預設圖案;
根據所述預設圖案,刻蝕所述消光層、所述第二掩膜層和所述第一掩膜層,形成所述凹槽。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司,未經長江存儲科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110044463.8/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





