[發明專利]一種憶阻器交叉陣列

有效

• 申請號: 202110044218.7
• 申請日: 2021-01-13
• 公開（公告）號: CN112885963B
• 公開（公告）日: 2022-12-09
• 發明（設計）人: 梁峰;張潔;李冰;張國和
• 申請（專利權）人: 西安交通大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 茍冬梅

本發明實施例提供了一種憶阻器交叉陣列，包括：憶阻器基本單元，控制導線；所述憶阻器基本單元包括：憶阻器、MOS管；所述控制導線包括：橫向的字線、縱向的位線、MOS管柵極控制線；所述字線作為所述憶阻器交叉陣列的激勵電壓輸入端；其中，奇數行的字線輸入的激勵電壓從所述憶阻器交叉陣列的一側輸入，偶數行的字線輸入的激勵電壓從所述憶阻器交叉陣列的另一側輸入，在每一列憶阻器的電導相同的條件下，所述憶阻器交叉陣列每一列位線最終輸出的電流相等或相近。本發明實施例提供的憶阻器交叉陣列，使每一列受到的線寄生電阻影響相似，避免了線寄生電阻影響的累加，各列位線最終輸出的電流更加接近，減少了線寄生電阻對陣列的計算準確度的影響。

技術領域

本發明涉及半導體器件技術領域，特別是涉及一種憶阻器交叉陣列。

背景技術

憶阻器，全稱記憶電阻器。憶阻器的電阻會隨著流經自身的電流量而改變，而且就算電流停止了，它的電阻仍然會停留在之前的值，直到通入到反向的電流，它的阻值記憶才會被抹除并重新賦值。因此，控制流經憶阻器的電流的變化可改變憶阻器的阻值。憶阻器的非易失記憶特性使其具備數據存儲能力，而其電導狀態可調節的能力使其具備數值計算能力，二者相結合使憶阻器可在同一位置實現計算與存儲的融合，具有廣闊的應用前景。

大量的憶阻器通過微觀的電路相互連接,組成憶阻器陣列。相關技術提出使用憶阻器交叉陣列來實現向量和矩陣乘法，利用輸出電流的大小實現等效計算。但是基于目前的材料和制造工藝，憶阻器交叉陣列的電路結構中不可避免地存在線寄生電阻和線寄生電容等非理想因素，使得電路導線上存在壓降，即，IR壓降(IR-DROP)效應。該效應會導致輸入激勵電壓的導線的起始端和末端存在較大的電壓差，以致于輸出電流存在偏差，從而影響憶阻器交叉陣列的計算準確度。

發明內容

為了解決上述問題，本發明實施例提出了一種憶阻器交叉陣列，旨在減少陣列中的線寄生電阻等非理想因素的影響，提高憶阻器交叉陣列的計算準確度。

本發明實施例提供了一種憶阻器交叉陣列，所述憶阻器交叉陣列包括：憶阻器基本單元，控制導線；

所述憶阻器基本單元包括：憶阻器、MOS管；

所述控制導線包括：橫向的字線、縱向的位線、MOS管柵極控制線；

所述字線作為所述憶阻器交叉陣列的激勵電壓輸入端；

其中，奇數行的字線輸入的激勵電壓從所述憶阻器交叉陣列的一側輸入，偶數行的字線輸入的激勵電壓從所述憶阻器交叉陣列的另一側輸入，使得每一列位線最終輸出的電流受到的線寄生電阻的影響相似；

在每一列位線上的憶阻器的電導相同的條件下，所述憶阻器交叉陣列的每一列位線最終輸出的電流相等或相近。

可選地，

每一行字線和每一列位線的交叉處連接一個憶阻器基本單元；

針對任一組位置交叉的字線、位線，以及，該位置的憶阻器基本單元：

所述字線連接所述憶阻器基本單元中的憶阻器的一端，所述憶阻器的另一端連接所述憶阻器基本單元中的MOS管的源極；

所述位線連接所述MOS管的漏極，所述憶阻器基本單元對應的MOS管柵極控制線連接所述MOS管的柵極。

可選地，所述憶阻器交叉陣列還包括：采樣電阻、運算放大器；

每一列位線的末端各自連接一組采樣電阻和運算放大器；其中，針對每一列的位線、采樣電阻、運算放大器：

該列的位線的末端連接所述運算放大器的反相輸入端，所述運算放大器的同相輸入端連接地線；