[發明專利]一種憶阻器交叉陣列

有效

• 申請號: 202110044218.7
• 申請日: 2021-01-13
• 公開（公告）號: CN112885963B
• 公開（公告）日: 2022-12-09
• 發明（設計）人: 梁峰;張潔;李冰;張國和
• 申請（專利權）人: 西安交通大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 茍冬梅

1.一種憶阻器交叉陣列，其特征在于，所述憶阻器交叉陣列包括：憶阻器基本單元，控制導線；

所述憶阻器基本單元包括：憶阻器、MOS管；

所述控制導線包括：橫向的字線、縱向的位線、MOS管柵極控制線；

所述字線作為所述憶阻器交叉陣列的激勵電壓輸入端；

其中，奇數行的字線輸入的激勵電壓從所述憶阻器交叉陣列的一側輸入，偶數行的字線輸入的激勵電壓從所述憶阻器交叉陣列的另一側輸入，使得每一列位線最終輸出的電流受到的線寄生電阻的影響相似；

在每一列位線上的憶阻器的電導相同的條件下，所述憶阻器交叉陣列的每一列位線最終輸出的電流相等；

每一行字線和每一列位線的交叉處連接一個憶阻器基本單元；

針對任一組位置交叉的字線、位線，以及，該位置的憶阻器基本單元：

所述字線連接所述憶阻器基本單元中的憶阻器的一端，所述憶阻器的另一端連接所述憶阻器基本單元中的MOS管的源極；

所述位線連接所述MOS管的漏極，所述憶阻器基本單元對應的MOS管柵極控制線連接所述MOS管的柵極。

2.根據權利要求1所述的憶阻器交叉陣列，其特征在于，所述憶阻器交叉陣列還包括：采樣電阻、運算放大器；

每一列位線的末端各自連接一組采樣電阻和運算放大器；其中，針對每一列的位線、采樣電阻、運算放大器：

該列的位線的末端連接所述運算放大器的反相輸入端，所述運算放大器的同相輸入端連接地線；

所述采樣電阻的一端連接所述運算放大器的反相輸入端，所述采樣電阻的另一端連接所述運算放大器的輸出端，所述采樣電阻連接所述運算放大器的輸出端輸出的電流即為該列位線最終輸出的電流。

3.根據權利要求2所述的憶阻器交叉陣列，其特征在于，

流經每一列位線上的憶阻器基本單元內的憶阻器的電流匯聚后從該列位線的末端輸入該列的采樣電阻和運算放大器；

所述采樣電阻采集該列位線的輸出電壓；

所述運算放大器的同相輸入端接地，所述運算放大器的輸出端和反相輸入端之間連接所述采樣電阻，形成負反饋，根據所述運算放大器的特性，所述運算放大器的同相輸入端和反相輸入端的電位相等，所述反相輸入端的電位不受采樣電阻阻值的影響；

該列位線的末端與所述運算放大器的反相輸入端相連，該列位線的末端的電流等于所述采樣電阻上的電流，所述采樣電阻上的電流等于該列位線最終輸出的電流。

4.根據權利要求1所述的憶阻器交叉陣列，其特征在于，

所述MOS管柵極控制線的輸入控制電壓的方向與連接同一行憶阻器基本單元的字線的輸入激勵電壓的方向保持一致；

通過調節每一行字線對應的所述MOS管柵極控制線輸入控制電壓，控制該行字線上的每個憶阻器基本單元中的MOS管閉合或關斷。

5.根據權利要求1所述的憶阻器交叉陣列，其特征在于，所述憶阻器交叉陣列還包括：線寄生電阻；

所述線寄生電阻使每一行字線上的激勵電壓沿電壓從輸入到輸出的方向逐漸降低，即，形成IR壓降。

6.根據權利要求5所述的憶阻器交叉陣列，其特征在于，所述憶阻器交叉陣列還包括：線寄生電容；

所述憶阻器交叉陣列中每一個電路節點之間的互連線上存在一個線寄生電阻和一個線寄生電容；

其中，所述一個線寄生電阻和所述一個線寄生電容連接，所述一個線寄生電容連接地線。

7.根據權利要求6所述的憶阻器交叉陣列，其特征在于，

當所述電路節點為憶阻器基本單元的憶阻器對外節點、所述互連線為字線時，或者，當所述電路節點為憶阻器基本單元的MOS管漏極對外節點、所述互連線為位線時，所述一個線寄生電阻和所述一個線寄生電容連接，所述一個線寄生電容連接地線。

8.根據權利要求6所述的憶阻器交叉陣列，其特征在于，

當所述電路節點為憶阻器基本單元的MOS管柵極對外節點、所述互連線為MOS管柵極控制線時，該憶阻器基本單元的MOS管柵極對外節點與一個線寄生電容連接，所述一個線寄生電容連接地線。

9.根據權利要求1所述的憶阻器交叉陣列，其特征在于，

對于任一N行N列的憶阻器交叉陣列，第i列位線最終輸出的電流等于第i列上從第1行到第N行各個憶阻器流經的電流之和，即，

其中，所述I_i是第i列位線最終輸出的電流，V_j是第j行字線輸入的激勵電壓，G_ij是第i列上第j行的憶阻器的電導。