[發明專利]一種用于DCDC變換器的電流檢測電路

有效

• 申請號: 202110038591.1
• 申請日: 2021-01-12
• 公開（公告）號: CN112865511B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 王沖;劉委;孫大鷹;許聰;鄒凱;顧文華
• 申請（專利權）人: 南京理工大學
• 主分類號: H02M3/00
• 分類號: H02M3/00;H02M1/08
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 岑丹

1.一種用于DCDC變換器的電流檢測電路，其特征在于，包括第一電阻R1a、第二電阻R1b、第三電阻R1c、第四電阻R1d、第五電阻R2a、第六電阻R2b、第七電阻R3a、第八電阻R3b、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第一NLDMOS管HM1、第二NLDMOS管HM2、比較器和電流源；

所述第一NMOS管MN1的柵極與第二NMOS管MN2的柵極接第一電源，第一NMOS管MN1的漏級通過電流源I₀接第一電源，源級與第二NMOS管MN2的漏級相連；第九NMOS管MN9的柵極接控制信號CTL1，漏級與第二NMOS管MN2的源級相連，并與第十NMOS管MN10的漏級相連，源級與第十二NMOS管MN12的源級相連，并與第三電阻R1c一端相連，所述第三電阻R1c另一端連接第十七NMOS管MN17的漏級；所述第十NMOS管MN10的柵極與第十一NMOS管的柵極接控制信號CTL2，源級與第十一NMOS管MN11的源級相連，并與第二電阻R1b的一端相連，所述第二電阻R1b的另一端連接第一NLDMOS管HM1的漏級；第十二NMOS管MN12的柵極接控制信號CTL1，漏級與第十一NMOS管MN11的漏級相連，并連接第四NMOS管MN4的源級；第四NMOS管MN4與第三NMOS管MN3的柵極接第一電源，第三NMOS管MN3的源級與第四NMOS管MN4的漏級相接，漏級連接第八電阻R3b的一端，所述第八電阻R3b的另一端通過第六電阻R2b接第一電源，所述第八電阻R3b與第六電阻R2b之間引出輸出信號VG，并連接到比較器的反相輸入端；第十七NMOS管MN17的柵極連接輸入信號SLEEP，源級接地；第一NLDMOS管HM1的柵極接第二電源，源級接輸入信號PGND；

第五NMOS管MN5與第六NMOS管MN6的柵極接第一電源，第五NMOS管MN5的漏級接輸入信號IEA，源級與第六NMOS管MN6的漏級相連；第十三NMOS管MN13的柵極接控制信號CTL1，漏級與第六NMOS管MN6的源級相連，并連接到第十四NMOS管MN14的漏級，源級與第十六NMOS管MN16的源級相連，并連接到第四電阻R1d，所述第四電阻R1d的另一端與第十八NMOS管MN18的漏級相連；第十四NMOS管MN14與第十五NMOS管MN15的柵極接控制信號CTL2，第十四NMOS管MN14的源級與第十五NMOS管MN15的源級相接，并連接到第一電阻R1a，所述第一電阻R1a的另一端與第二NLDMOS管HM2的漏級相接；第十六NMOS管MN16的柵極接控制信號CTL1，漏級與第十五NMOS管MN15的漏級相接，并連接第八NMOS管MN8的源級；第七NMOS管MN7與第八NMOS管MN8的柵極連接第一電源，第七NMOS管MN7的源級與第八NMOS管MN8的漏級相連，漏級連接第七電阻R3a，該電阻通過第五電阻R2a接第一電源，兩電阻之間引出輸出信號VS，并連接到比較器的正向輸入端；第十八NMOS管MN18的柵極連接輸入信號SLEEP，源級接地；第二NLDMOS管HM2的柵極接控制信號CTL2，源級接輸入信號SW；比較器的輸出信號為VCMP。

2.根據權利要求1所述的用于DCDC變換器的電流檢測電路，其特征在于，控制信號CTL1與控制信號CTL2為相反的控制信號。

3.根據權利要求1所述的用于DCDC變換器的電流檢測電路，其特征在于，電阻R_1a＝R_1b＝R_1c＝R₁，R_1d＝0.5R₁，R_2a＝R_2b＝R₂，R_3a＝R_3b＝R₃。