[發明專利]一種封裝組件、電子設備及封裝方法

在審

• 申請號: 202110037845.8
• 申請日: 2021-01-12
• 公開（公告）號: CN112908945A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 劉紀文;王樹鋒
• 申請（專利權）人: 江蘇晶凱半導體技術有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/065;H01L21/56
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 黎堅怡

本申請公開了一種封裝組件、電子設備及封裝方法。該封裝組件包括：基板、邏輯芯片、至少二個存儲芯片和模塑料，邏輯芯片設置于基板上，且邏輯芯片電連接基板；至少兩個存儲芯片堆疊設置在邏輯芯片上，且存儲芯片電連接基板，通過模塑料封裝基板、邏輯芯片和存儲芯片。因此本申請所提供的存儲芯片設置于邏輯芯片上，可以減小基板的封裝尺寸，進而減小封裝組件的尺寸；存儲芯片為至少兩個且堆疊設置，可以增加存儲芯片的存儲容量。通過模塑料將基板，邏輯芯片和至少兩個存儲芯片合封為一個封裝組件，提高集成度。

技術領域

本申請涉及半導體封裝技術領域，特別是涉及一種封裝組件、電子設備及封裝方法。

背景技術

半導體芯片用于各種電子應用中，諸如個人計算機、手機、數碼相機和其他電子設備。隨著集成電子技術的不斷發展，對半導體芯片性能要求也日漸提高，如功能增強、尺寸減小、耗能與成本降低等。

為適應微電子封裝技術的多功能、小型化、便攜式、高速度、低功耗和高可靠性發展趨勢，系統級封裝SIP(System In Package)技術作為新興異質集成技術，成為越來越多芯片的封裝形式，系統級封裝是將多種功能芯片和元器件集成在一個封裝內，從而實現一個完整的功能。系統級封裝是一種新型封裝技術，具有開發周期短，功能更多，功耗更低，性能更優良、成本價格更低，體積更小，質量輕等優點。

然而，現有的封裝組件中，封裝組件的尺寸較大，且封裝組件的存儲容量較小。

發明內容

為了解決現有技術的上述存在的上述問題，本申請提供一種封裝組件、電子設備、封裝方法。

為解決上述問題，本申請實施例提供了一種封裝組件，封裝組件包括：

基板；

邏輯芯片，設置于所述基板上，所述邏輯芯片電連接所述基板；

至少兩個存儲芯片，所述至少兩個存儲芯片堆疊設置于所述邏輯芯片上，所述存儲芯片電連接所述基板；

模塑料，用于封裝所述基板，所述邏輯芯片和所述存儲芯片。

為解決上述技術問題，本申請還提供了一種電子設備，該電子設備包括上述封裝組件。

為解決上述技術問題，本申請還提供了一種封裝方法，該封裝方法包括：

提供基板；

在所述基板上設置邏輯芯片，并將所述邏輯芯片電連接所述基板；

在所述邏輯芯片上設置至少兩個存儲芯片，并將所述存儲芯片電連接所述基板；

通過模塑料封裝所述基板、所述邏輯芯片和所述至少兩個存儲芯片。

與現有技術相比，本申請的封裝組件包括：基板、邏輯芯片、至少二個存儲芯片和模塑料，邏輯芯片設置于基板上，且邏輯芯片電連接基板；至少兩個存儲芯片堆疊設置在邏輯芯片上，且存儲芯片電連接基板，通過模塑料封裝基板、邏輯芯片和存儲芯片。因此本申請所提供的存儲芯片設置于邏輯芯片上，可以減小基板的封裝尺寸，進而減小封裝組件的尺寸；存儲芯片為至少兩個且堆疊設置，可以增加存儲芯片的存儲容量。通過模塑料將基板，邏輯芯片和至少兩個存儲芯片合封為一個封裝組件，可以減少電連接焊線之間的長度，降低信號衰減、串擾、焊線中的寄生電容等不良現象發生的幾率，提高集成度。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本申請提供的封裝組件的一實施例結構示意圖；

圖2是本申請提供的封裝組件的另一實施例結構示意圖；