[發明專利]半導體裝置

在審

• 申請號: 202110029917.4
• 申請日: 2021-01-11
• 公開（公告）號: CN113380889A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 西脅達也;可知剛
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/45;H01L29/423;H01L29/417
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 房永峰

一種能夠降低電力損失的半導體裝置。實施方式涉及的半導體裝置具備第一電極、半導體層、第一導電部、第二導電部以及第二電極。半導體層包括與第一電極電連接的第一導電型的第一半導體區域、設置在第一半導體區域之上的第二導電型的第二半導體區域、以及設置在第二半導體區域之上的第一導電型的第三半導體區域。第一導電部包括經由第一絕緣部設置在第一半導體區域中的嵌入電極部。第二導電部包括經由第二絕緣部設置在嵌入電極部之上、且隔著柵極絕緣部與第二半導體區域對置的柵極電極部。第二電極設置在半導體層之上，并與第二半導體區域以及第三半導體區域電連接。第一導電部與第二導電部電連接。第一導電部的電阻比第二導電部的電阻大。

本申請基于日本專利申請2020-41031號(申請日：2020年3月10日)以及日本專利申請2020-151573號(申請日：2020年9月9日)作為基礎申請來主張優先權。本申請通過參照這些基礎申請而包括基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體裝置。

背景技術

Metal Oxide Semiconductor Field Effect Transistor(MOSFET，金屬氧化物半導體場效應晶體管)等半導體裝置被用于電力轉換等用途。希望半導體裝置的電力損失小。

發明內容

本發明的實施方式提供一種能夠降低電力損失的半導體裝置。

實施方式涉及的半導體裝置具備第一電極、半導體層、第一導電部、第二導電部、以及第二電極。所述半導體層被設置在所述第一電極之上。所述半導體層包括與所述第一電極電連接的第一導電型的第一半導體區域、設置在所述第一半導體區域之上的第二導電型的第二半導體區域、以及設置在所述第二半導體區域之上的第一導電型的第三半導體區域。所述第一導電部包括經由第一絕緣部設置在所述第一半導體區域中的嵌入電極部。所述第二導電部包括經由第二絕緣部設置在所述嵌入電極部之上、且隔著柵極絕緣部與所述第二半導體區域對置的柵極電極部。所述第二電極設置在所述半導體層之上，并與所述第二半導體區域以及所述第三半導體區域電連接。所述第一導電部與所述第二導電部電連接。所述第一導電部的電阻比所述第二導電部的電阻大。

附圖說明

圖1是表示第一實施方式涉及的半導體裝置的俯視圖。

圖2是表示第一實施方式涉及的半導體裝置的俯視圖。

圖3是圖1以及圖2的III-III剖視圖。

圖4是圖1以及圖2的IV-IV剖視圖。

圖5是表示參考例涉及的半導體裝置的特性的圖表。

圖6是表示第一實施方式涉及的半導體裝置的特性的圖表。

圖7是表示參考例以及第一實施方式涉及的半導體裝置的特性的圖表。

圖8是表示第一實施方式涉及的半導體裝置的電容的測定方法的示意圖。

圖9是表示第一實施方式涉及的半導體裝置中的電阻以及電容的示意圖。

圖10是測定電容時的等效電路圖。

圖11是表示第一實施方式涉及的半導體裝置的電容的測定方法的示意圖。

圖12是測定電容時的等效電路圖。

圖13是表示第一實施方式的第一變形例涉及的半導體裝置的俯視圖。

圖14是圖13的XIV-XIV剖視圖。

圖15是表示第一實施方式的第二變形例涉及的半導體裝置的俯視圖。

圖16是圖15的XVI-XVI剖視圖。

圖17是表示第一實施方式的第三變形例涉及的半導體裝置的俯視圖。