[發(fā)明專利]一種利用數(shù)字測(cè)試通道測(cè)量電容量的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110026570.8
• 申請(qǐng)日: 2021-01-08
• 公開（公告）號(hào): CN112834826A
• 公開（公告）日: 2021-05-25
• 發(fā)明（設(shè)計(jì)）人: 魏津;張經(jīng)祥;胡雪原
• 申請(qǐng)（專利權(quán)）人: 勝達(dá)克半導(dǎo)體科技(上海)有限公司
• 主分類號(hào): G01R27/26
• 分類號(hào): G01R27/26
• 代理公司: 上海專益專利代理事務(wù)所(特殊普通合伙) 31381
• 代理人: 方燕娜;王雯婷

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地說是一種利用數(shù)字測(cè)試通道測(cè)量電容量的方法。其特征在于包括如下步驟：S1，數(shù)字測(cè)試通道通電，根據(jù)被測(cè)芯片的預(yù)估電容范圍選擇可調(diào)采樣電阻檔位；S2，設(shè)置參數(shù)測(cè)量DAC的電壓為0V；S3，設(shè)置電壓鉗位DAC、高閾值電壓、低閾值電壓參數(shù)；S4，設(shè)置PPMU單元的工作模式為強(qiáng)制恒流輸出；S5，建立PPMU單元輸出連接，切斷邏輯電路連接；S6，復(fù)位TMU單元計(jì)數(shù)器，開始TMU單元測(cè)量；S7，設(shè)置參數(shù)測(cè)量DAC的電壓為正電壓范圍的50%；S8，TMU單元測(cè)量完成，讀取TMU單元測(cè)量結(jié)果；S9，讀取測(cè)試時(shí)間；S10，設(shè)置參數(shù)測(cè)量DAC的電壓為0V；S11，計(jì)算電容值并輸出。同現(xiàn)有技術(shù)相比，利用數(shù)字測(cè)試通道直接測(cè)量芯片引腳附加的電容，方便快捷。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地說是一種利用數(shù)字測(cè)試通道測(cè)量電容量的方法。

背景技術(shù)

通常數(shù)字芯片IC的功能引腳（非電源引腳）是避免附加電容的，因?yàn)殡娙輹?huì)降低信號(hào)的速率，相當(dāng)于降低了芯片處理速度。因此目前的測(cè)試機(jī)臺(tái)的數(shù)字測(cè)試通道也不會(huì)具備電容測(cè)量功能。

但是有些特殊引腳需要附加電容，例如芯片AT89S51外接時(shí)鐘晶體的引腳，如圖6所示，又例如芯片MAX232x有引腳用作充電泵，如圖7所示。而目前測(cè)試機(jī)臺(tái)的數(shù)字測(cè)試通道不具備電容測(cè)量的功能。

發(fā)明內(nèi)容

本發(fā)明為克服現(xiàn)有技術(shù)的不足，提供一種利用數(shù)字測(cè)試通道測(cè)量電容量的方法，在數(shù)字測(cè)試通道內(nèi)增加PPMU單元、TMU單元、高比較器、低比較器，利用數(shù)字測(cè)試通道直接測(cè)量芯片引腳附加的電容，方便快捷。

為實(shí)現(xiàn)上述目的，設(shè)計(jì)一種利用數(shù)字測(cè)試通道測(cè)量電容量的方法，其特征在于包括如下步驟：

S1，數(shù)字測(cè)試通道通電，根據(jù)被測(cè)芯片的預(yù)估電容范圍選擇可調(diào)采樣電阻檔位；

S2，設(shè)置參數(shù)測(cè)量DAC的電壓為0V；

S3，設(shè)置電壓鉗位DAC、高閾值電壓、低閾值電壓參數(shù)；

S4，設(shè)置PPMU單元的工作模式為強(qiáng)制恒流輸出；

S5，建立PPMU單元輸出連接，切斷邏輯電路連接；

S6，復(fù)位TMU單元計(jì)數(shù)器，開始TMU單元測(cè)量；

S7，設(shè)置參數(shù)測(cè)量DAC的電壓為正電壓范圍的50%；

S8，TMU單元測(cè)量完成，讀取TMU單元測(cè)量結(jié)果；

S9，讀取測(cè)試時(shí)間，若測(cè)試時(shí)間小于100μs，則降低可調(diào)采樣電阻檔位或降低參數(shù)測(cè)量DAC的設(shè)定值，若測(cè)試時(shí)間大于10ms，則提高可調(diào)采樣電阻檔位或提高參數(shù)測(cè)量DAC的設(shè)定值，重復(fù)步驟S6-S8，直至測(cè)試時(shí)間大于100μs，并且小于10ms，進(jìn)行步驟S10；

S10，設(shè)置參數(shù)測(cè)量DAC的電壓為0V；

S11，計(jì)算電容值并輸出。

所述的數(shù)字測(cè)試通道具體包括被測(cè)芯片、PPMU單元、數(shù)字邏輯控制單元、TMU單元，所述被測(cè)芯片引腳分別連接PPMU單元、電阻一的一端、高比較器的二號(hào)端口、低比較器的一號(hào)端口，電阻一的另一端分別連接數(shù)字邏輯控制單元的邏輯驅(qū)動(dòng)端口及邏輯采集端口，高比較器的一號(hào)端口連接高閾值電壓，高比較器的三號(hào)端口連接TMU單元的一端，TMU單元的另一端連接低比較器的三號(hào)端口，TMU單元的二號(hào)端口連接低閾值電壓。

所述的PPMU單元內(nèi)設(shè)有測(cè)量電路一，測(cè)量電路一包括可調(diào)采樣電阻、參數(shù)測(cè)量DAC、電壓鉗位DAC、強(qiáng)制放大器、電流放大器、電壓放大器、測(cè)量端口，所述被測(cè)芯片引腳分別連接可調(diào)采樣電阻的一端，電流放大器的二號(hào)端口、電壓放大器的一端，可調(diào)采樣電阻的另一端分別連接開關(guān)一的一端、電流放大器的一號(hào)端口，開關(guān)一的另一端連接強(qiáng)制放大器的四號(hào)端口，強(qiáng)制放大器的三號(hào)端口連接電壓鉗位DAC，強(qiáng)制放大器的一號(hào)端口連接參數(shù)測(cè)量DAC，強(qiáng)制放大器的二號(hào)端口連接測(cè)量端口一端、強(qiáng)制模式選擇開關(guān)的一號(hào)端口、強(qiáng)制模式選擇開關(guān)的二號(hào)端口及電流放大器的三號(hào)端口，強(qiáng)制模式選擇開關(guān)的三號(hào)端口分別連接電壓放大器的另一端，測(cè)量端口的另一端。