[發明專利]半導體結構及其制造方法

在審

• 申請號: 202110026126.6
• 申請日: 2021-01-08
• 公開（公告）號: CN113380888A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 張家豪;黃麟淯;游力蓁;莊正吉;程冠倫;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/06;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造半導體結構的方法，包括：

提供具有正面和背面的結構，所述結構包括襯底、位于所述襯底上方的第一介電層、位于所述第一介電層上方并且連接第一源極/漏極(S/D)部件和第二源極/漏極部件的一個或多個半導體溝道層，以及接合所述一個或多個半導體溝道層的柵極結構，其中，所述襯底位于所述結構的所述背面處并且所述柵極結構位于所述結構的所述正面處；

從所述結構的所述背面蝕刻所述襯底以形成暴露所述第一源極/漏極部件的第一溝槽和暴露所述第二源極/漏極部件的第二溝槽；

在所述第一溝槽中形成源極/漏極接觸件；

蝕刻所述第一介電層的至少部分，使得所述源極/漏極接觸件的部分在所述結構所述背面從所述第一介電層突出；以及

在所述源極/漏極接觸件上方沉積密封層，其中，所述密封層覆蓋所述柵極結構和所述密封層之間的氣隙。

2.根據權利要求1所述的方法，還包括：

在所述源極/漏極接觸件的所述部分的側壁上形成介電襯墊，其中，所述密封層與所述介電襯墊接觸。

3.根據權利要求2所述的方法，其中，所述第一介電層的至少所述部分的所述蝕刻包括在所述介電襯墊的所述形成之前完全去除所述第一介電層。

4.根據權利要求2所述的方法，其中，所述介電襯墊的所述形成包括：

在所述結構的所述背面上共形地沉積所述介電襯墊；以及

各向異性地蝕刻所述介電襯墊，從而從所述源極/漏極接觸件的頂面去除所述介電襯墊。

5.根據權利要求1所述的方法，還包括：

在所述第一溝槽中的所述源極/漏極接觸件的所述形成之前，沉積第二介電層以填充所述第二溝槽。

6.根據權利要求5所述的方法，還包括：

在所述第一溝槽中的所述源極/漏極接觸件的所述形成之后，沉積所述第二介電層以暴露所述第二源極/漏極部件。

7.根據權利要求1所述的方法，還包括：

減薄所述密封層，從而暴露所述源極/漏極接觸件；以及

在所述結構的所述背面處形成金屬布線層，其中，所述金屬布線層與所述源極/漏極接觸件接觸。

8.根據權利要求1所述的方法，其中，所述密封層的所述沉積包括等離子體增強化學氣相沉積(PE-CVD)工藝。

9.一種制造半導體結構的方法，包括：

提供具有正面和背面的結構，所述結構包括襯底、位于所述襯底上方的半導體鰭、位于所述半導體鰭上方的第一源極/漏極(S/D)部件和第二源極/漏極部件、位于所述半導體鰭上方的介電覆蓋層、位于所述介電覆蓋層上方并且連接所述第一源極/漏極部件和所述第二源極/漏極部件的一個或多個半導體溝道層，以及接合所述一個或多個半導體溝道層的柵極結構，其中，所述襯底位于所述結構的所述背面處并且所述柵極結構位于所述結構的正面處；

從所述結構的所述背面減薄所述結構直到暴露所述半導體鰭；

從所述結構的所述背面蝕刻所述半導體鰭以形成暴露所述第一源極/漏極部件的第一溝槽和暴露所述第二源極/漏極部件的第二溝槽；

在所述第二溝槽中沉積介電層；

在所述第一溝槽中形成源極/漏極接觸件；

使所述介電覆蓋層從所述結構的所述背面凹進，從而暴露所述源極/漏極接觸件的側壁；

在所述源極/漏極接觸件的所述側壁上形成介電襯墊；

在所述源極/漏極接觸件上方沉積密封層，從而使得氣隙夾在所述柵極結構和所述密封層之間；以及

在所述密封層上方形成金屬布線層，其中，所述金屬布線層電耦合到所述源極/漏極接觸件。

10.一種半導體結構，包括：

第一源極/漏極(S/D)部件和第二源極/漏極(S/D)部件；

一個或多個溝道半導體層，連接所述第一源極/漏極部件和所述第二源極/漏極部件；

柵極結構，接合所述一個或多個溝道半導體層，其中，所述第一源極/漏極部件和所述第二源極/漏極部件、所述一個或多個溝道半導體層以及所述柵極結構都位于所述半導體結構的正面處；

金屬布線層，位于所述半導體結構的背面處；以及

密封層，位于所述金屬布線層和所述柵極結構之間，其中，所述密封層通過所述密封層與柵極結構之間的氣隙與所述柵極結構間隔開。