[發明專利]半導體結構及其形成方法和封裝件

在審

• 申請號: 202110025945.9
• 申請日: 2021-01-08
• 公開（公告）號: CN113314496A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 吳俊毅;余振華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/56;H05K1/18
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

在實施例中，結構包括：芯襯底；耦接的再分布結構，再分布結構包括多個再分布層，多個再分布層包括介電層和金屬化層；第一局部互連組件，嵌入多個再分布層的第一再分布層中，第一局部互連組件包括導電連接件，導電連接件接合至第一再分布層的金屬化圖案，第一再分布層的介電層密封第一局部互連組件；第一集成電路管芯，耦接至再分布結構；第二集成電路管芯，耦接至再分布結構，第一局部互連組件的互連結構將第一集成電路管芯電耦接至第二集成電路管芯；以及一組導電連接件，耦接至芯襯底的第二側。本申請的實施例還涉及半導體結構及其形成方法和封裝件。

技術領域

本申請的實施例涉及半導體結構及其形成方法和封裝件。

背景技術

由于各個電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的不斷提高，半導體工業經歷了快速的增長。在大多數情況下，迭代減小最小部件尺寸可以提高集成密度，從而可以將更多組件集成至給定區域中。隨著對縮小電子器件的需求的增長，已經出現了對更小且更具創造性的半導體管芯封裝技術的需求。這種封裝系統的實例是疊層封裝(PoP)技術。在PoP器件中，頂部半導體封裝件堆疊在底部半導體封裝件的頂部，以提供高水平的集成度和組件密度。PoP技術通常能夠在印刷電路板(PCB)上生產增強功能且小的覆蓋區的半導體器件。

發明內容

本申請的一些實施例提供了一種半導體結構，包括：芯襯底；再分布結構，耦接至所述芯襯底的第一側，所述再分布結構包括：多個再分布層，所述多個再分布層中的每個包括介電層和金屬化層；第一局部互連組件，嵌入所述多個再分布層的第一再分布層中，所述第一局部互連組件包括襯底、位于所述襯底上的互連結構和導電連接件，所述導電連接件通過第一焊料連接件接合至所述第一再分布層的金屬化層，所述第一再分布層的所述金屬化層包括第一導線和第一導電通孔；以及第一底部填充物，位于所述第一再分布層中，所述第一底部填充物圍繞所述第一焊料連接件；第一集成電路管芯，耦接至所述再分布結構，所述再分布結構介于所述芯襯底和所述第一集成電路管芯之間；第二集成電路管芯，耦接至所述再分布結構，所述再分布結構介于所述芯襯底和所述第二集成電路管芯之間，所述第一局部互連組件的所述互連結構將所述第一集成電路管芯電耦接至所述第二集成電路管芯；以及一組導電連接件，耦接至所述芯襯底的第二側。

本申請的另一些實施例提供了一種形成半導體結構的方法，包括：在第一載體襯底上方形成第一再分布結構，其中，形成所述第一再分布結構包括：在所述第一載體襯底上方形成第一組導線；在所述第一組導線上方形成電耦接至所述第一組導線的第一組導電通孔；通過第一焊料區域將第一互連管芯接合至第一組導線，所述第一互連管芯包括襯底和位于所述襯底上的互連結構，所述互連結構接合至所述第一焊料區域，所述第一互連管芯位于所述第一組導電通孔中的兩個之間；在所述第一組導線、所述第一組導電通孔和所述第一互連管芯上方形成第一介電層，所述第一介電層、所述第一組導電通孔、所述第一組導線和所述第一互連管芯形成第一再分布層；以及在所述第一再分布層上方形成第二再分布層，所述第二再分布層包括第二介電層、第二組導電通孔和第二組導線，所述第二組導線中的至少一個電耦接至所述第一組導電通孔中的至少一個；去除所述第一載體襯底；將芯襯底電連接至所述第一再分布結構的第一側，所述第二再分布層比所述第一再分布層更靠近所述第一再分布層的所述第一側；以及將第一集成電路管芯和第二集成電路管芯接合至所述第一再分布結構的第二側，所述第二側與所述第一側相對，所述第一集成電路管芯和所述第二集成電路管芯電耦接至所述第一互連管芯。