[發明專利]改善硅基光波導工藝魯棒性的方法

在審

• 申請號: 202110024201.5
• 申請日: 2021-01-08
• 公開（公告）號: CN112782803A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 朱繼光;寧寧;吳月;潘伯津
• 申請（專利權）人: 聯合微電子中心有限責任公司
• 主分類號: G02B6/10
• 分類號: G02B6/10;G02B6/136;G03F1/80
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一改善硅基光波導工藝魯棒性的方法，包括步驟：提供待刻蝕基底，待刻蝕基底上定義有設計波導圖形；確定輔助圖形區；進行第一刻蝕形成設計波導圖形和輔助圖形；進行第二刻蝕去除輔助圖形。本發明的改善硅基光波導工藝魯棒性的方法，在硅基設計圖形中不允許添加虛擬圖形的區域添加輔助圖形結構以形成均勻密集的圖形結構，再通過二次刻蝕或多次刻蝕將圖形內部的輔助圖形刻蝕掉，可在不影響原有圖形的基礎上進一步提高晶圓最終圖形的均勻性，減小設計與工藝之間的差異，還可以對稀疏波導能起到保護作用，一定程度上提高了產品良率，本發明能進一步提高工藝極限，達到更小的波導尺寸。

技術領域

本發明屬于硅基光芯片領域，特別是涉及一種改善硅基光波導工藝魯棒性的方法。

背景技術

硅光器件設計中波導尺寸與疏密程度具有較大的設計自由度，而波導寬度及疏密度的不確定性對于曝光、顯影、刻蝕均具有較大的影響，從而影響硅基上波導的最終形貌。傳統的硅基光波導寬度容差范圍為±幾納米，這就要求非常高的加工精度及均勻性。

為了提高波導加工精度及均勻性，傳統的工藝優化中采用在無器件的空白區域增加虛擬圖形的方式均衡圖形密度，為了避免不必要的光耦合效應，虛擬圖形區域與設計圖形間距至少為2微米甚至更多。對于設計圖形中定義不能添加虛擬圖形區域，比如波導間距小于幾個微米的區域，其圖形密度與添加虛擬圖形區域圖形密度具有一定的區別，其曝光、顯影、刻蝕對于最終形成的圖形具有較大的波動范圍，由此導致圖形間的不均勻性增加，最終波導形貌與設計值間存在較大的差異，惡化器件性能。

因此，如果能進一步提高圖形均勻性，能夠極大地減少設計與工藝制造之間的差異，達到更好的器件性能。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種改善硅基光波導工藝魯棒性的方法，用于解決現有技術中波導寬度及疏密度的不確定性對于曝光、顯影、刻蝕均具有較大的影響，從而影響硅基上波導的最終形貌等問題。

為實現上述目的及其他相關目的，本發明提供一種改善硅基光波導工藝魯棒性的方法，所述方法包括：

提供待刻蝕基底，所述待刻蝕基底上具有設計波導圖形區；

確定輔助圖形區，以所述設計波導圖形區為基準，向外擴展預設距離，形成擴展區，所述待刻蝕基底上所述設計圖形區及所述擴展區外圍的區域構成所述輔助圖形區；

基于第一掩膜版對所述待刻蝕基底進行第一刻蝕，以在所述設計波導圖形區形成設計波導，在所述輔助圖形區形成輔助圖形；以及

基于第二掩膜版對所述待刻蝕基底進行第二刻蝕，以去除所述輔助圖形。

可選地，所述輔助圖形包括若干個輔助圖形單元，各輔助圖形單元大小和形狀相同，且呈均勻間隔排布。

作為示例，形成的所述設計波導本身對應的區域構成所述設計波導圖形區。

可選地，所述輔助圖形的特征尺寸與所述設計圖形的特征尺寸相等。

可選地，形成所述擴展區的所述預設距離大于所述第一刻蝕的最小相干間距。

可選地，所述待刻蝕基底上存在由所述設計波導圖形圍成的關鍵區，所述關鍵區的尺寸小于8μm，其中，所述輔助圖形插設在所述關鍵區當中。

可選地，所述待刻蝕基底包括半導體襯底及形成在所述半導體襯底上的硅材料層，所述設計波導圖形及所述輔助圖形均形成在所述硅材料層中。

可選地，所述第二刻蝕工藝包括進行至少一次刻蝕工藝以去除所述輔助圖形的步驟。

可選地，基于所述第一掩膜版對所述待刻蝕基底進行第一刻蝕的步驟包括通過第一光刻工藝在所述待刻蝕基底上形成第一掩膜層的步驟；基于所述第二掩膜版對所述待刻蝕基底進行第二刻蝕的步驟包括通過第二光刻工藝在所述待刻蝕基底上形成第二掩膜層的步驟。