[發(fā)明專利]存儲裝置中的陣列邊緣中繼器

在審

• 申請?zhí)枺?/td>: 202110017613.6
• 申請日: 2021-01-07
• 公開（公告）號: CN113113060A
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計）人: 樸山河
• 申請（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08;G11C7/22
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 宋興;臧建明

本發(fā)明提供一種存儲裝置中的陣列邊緣中繼器。存儲裝置包括多個子陣列、行控件、列控件、多個感測放大器、多個子字驅(qū)動器以及中繼器。子陣列中的每一個彼此電性耦接。行控件控制子陣列中的至少一行。列控件控制子陣列中的至少一列。感測放大器適用于子陣列中的每一個，感測放大器在數(shù)據(jù)存取操作期間周期性地啟用。子字驅(qū)動器鄰近于子陣列中的每一個進行布置且提供對應(yīng)于子陣列的驅(qū)動信號。中繼器布置在子陣列的邊緣上。

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲裝置，尤其涉及一種存儲裝置中的陣列邊緣中繼器。

背景技術(shù)

當今，存儲裝置廣泛用于人工智能AI、機器學(xué)習(xí)應(yīng)用領(lǐng)域。對于那些應(yīng)用來說，存儲裝置的陣列大小較大，其通過使用較長的列選擇器線和行選擇器線致使陣列訪問速度下降。隨著處理技術(shù)的發(fā)展，存儲裝置的總面積減小，使得存儲密度增加。增加的存儲密度通過采用較長的寄生電容和寄生電阻而致使陣列訪問速度下降。

現(xiàn)有技術(shù)已提出若干架構(gòu)來克服在數(shù)據(jù)存取操作期間的陣列訪問速度下降，例如將存儲裝置中的存儲單元中的每一個拆分成多個庫(bank)。在另一實例中，在存儲單元的中間部(中心)中添加中繼器(repeater)來減小負載應(yīng)力。通過在存儲裝置中采用中繼器來減小從列譯碼器發(fā)射到存儲庫(memory bank)的列選擇器線和從行譯碼器發(fā)射到存儲庫的行選擇器線的負載。然而，陣列訪問速度下降雖已通過以上架構(gòu)解決，但卻通過在存儲裝置中使用額外虛設(shè)框(dummy block)來增大總面積。

舉例來說，參看圖1，其示出傳統(tǒng)存儲裝置的框圖。傳統(tǒng)存儲裝置100包括多個存儲單元110。存儲單元110中的每一個拆分成多個存儲庫A到存儲庫H和對應(yīng)多個列譯碼器120、多個行譯碼器130、多個感測放大器(sense amplifier)140。

內(nèi)存陣列100還包括中繼器150，所述中繼器150布置于內(nèi)存陣列的中心中。詳細地說，中繼器150布置于存儲庫A到存儲庫D與存儲庫E到存儲庫H之間。

存儲庫A到存儲庫H中的每一個包括至少一個列譯碼器120、至少一個行譯碼器130以及至少一個感測放大器140以在存儲庫A到存儲庫H中執(zhí)行數(shù)據(jù)存取操作。

如上所述的存儲裝置100的布局結(jié)構(gòu)在所屬領(lǐng)域中是眾所周知的，因此本文中省略了對結(jié)構(gòu)和操作的詳細描述。

基于以上布局布置，存儲單元110中的每一個需要拆分成多個庫A到庫H，使得能夠增加數(shù)據(jù)線(即，位線和字線)、列譯碼器120以及行譯碼器130以存取存儲單元110中的每個存儲庫A到存儲庫H。此外，在存儲單元110中針對額外電路(例如外圍電路)需要額外虛設(shè)框以用于存取每個存儲庫A到存儲庫H，從而使得存儲裝置100的芯片大小增加。

除了需要克服陣列訪問速度下降且無額外虛設(shè)框之外，可能需要研發(fā)一種無需將存儲單元拆分成多個庫并提高此技術(shù)領(lǐng)域中的某些應(yīng)用的存儲單元中的陣列訪問速度的存儲裝置。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種存儲裝置，其可提高陣列訪問速度，而無需將存儲單元拆分成多個庫且無需額外虛設(shè)框。

在本發(fā)明的一實施例中，提供一種存儲裝置。存儲裝置包括多個子陣列、行控件、列控件、多個感測放大器、多個子字驅(qū)動器以及中繼器。子陣列中的每一個彼此電性耦接。行控件配置為控制子陣列中的至少一行。列控件配置為控制子陣列中的至少一列。感測放大器適用于子陣列中的每一個，感測放大器在數(shù)據(jù)存取操作期間周期性地啟用。子字驅(qū)動器鄰近于子陣列中的每一個進行布置且提供對應(yīng)于子陣列的驅(qū)動信號。中繼器配置為布置在子陣列的邊緣上。

基于上述，在本公開的實施例中，改善了從列譯碼器發(fā)射的列選擇器線和從行譯碼器發(fā)射的行選擇器線的負載，這使得能夠在無需將存儲單元中的每一個拆分成多個庫的情況下提高行訪問速度和列訪問速度。此外，通過在子陣列的邊緣處采用中繼器來避免額外虛設(shè)框。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。