[發明專利]存儲裝置中的陣列邊緣中繼器在審
| 申請號: | 202110017613.6 | 申請日: | 2021-01-07 |
| 公開(公告)號: | CN113113060A | 公開(公告)日: | 2021-07-13 |
| 發明(設計)人: | 樸山河 | 申請(專利權)人: | 華邦電子股份有限公司 |
| 主分類號: | G11C8/08 | 分類號: | G11C8/08;G11C7/22 |
| 代理公司: | 北京同立鈞成知識產權代理有限公司 11205 | 代理人: | 宋興;臧建明 |
| 地址: | 中國臺灣臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲 裝置 中的 陣列 邊緣 中繼 | ||
1.一種存儲裝置,包括:
多個子陣列,其中所述多個子陣列中的每一個彼此電性耦接;
行控件,配置為控制所述多個子陣列中的至少一行;
列控件,配置為控制所述多個子陣列中的至少一列;
多個感測放大器,適用于所述多個子陣列中的每一個,所述感測放大器在數據存取操作期間周期性地啟用;
多個子字驅動器,鄰近于所述多個子陣列中的每一個進行布置且提供對應于所述多個子陣列的驅動信號;以及
中繼器,布置在所述多個子陣列的邊緣上。
2.根據權利要求1所述的存儲裝置,其特征在于,所述中繼器包括:
延遲電路,包括串聯連接的多個反相器,其中所述延遲電路配置為在所述數據存取操作期間接收選擇器信號并產生延遲信號;以及
邏輯電路,配置為接收所述延遲信號并產生控制信號。
3.根據權利要求2所述的存儲裝置,其特征在于,所述延遲電路包括:
第一邏輯門,配置為接收重置信號和所述延遲信號以產生第一邏輯信號;以及
第二邏輯門,配置為接收所述第一邏輯信號和所述選擇器信號以產生所述控制信號,
其中所述第一邏輯門和所述第二邏輯門串聯連接。
4.根據權利要求1所述的存儲裝置,其特征在于,所述中繼器為列中繼器,配置為通過使用列選擇器線來存取所述存儲裝置中的至少一列。
5.根據權利要求1所述的存儲裝置,其特征在于,所述中繼器是行中繼器,配置為通過使用行選擇器線來存取所述存儲裝置中的至少一行。
6.根據權利要求2所述的存儲裝置,其特征在于,所述中繼器是上拉中繼器。
7.根據權利要求6所述的存儲裝置,其特征在于,所述中繼器還包括:
上拉晶體管,配置為從所述邏輯電路接收所述控制信號。
8.根據權利要求7所述的存儲裝置,其特征在于,所述上拉晶體管包括:
源極端,耦接到電源;
漏極端,耦接到所述選擇器信號;以及
控制端,耦接到所述邏輯電路的輸出端。
9.根據權利要求7所述的存儲裝置,其特征在于,所述邏輯電路包括:
第一邏輯門,其中所述第一邏輯門是二輸入NOR門;以及
第二邏輯門,其中所述第二邏輯門是二輸入NAND門。
10.根據權利要求2所述的存儲裝置,其特征在于,所述中繼器是下拉中繼器。
11.根據權利要求10所述的存儲裝置,其特征在于,所述中繼器還包括:
下拉晶體管,配置為從所述邏輯電路接收所述控制信號。
12.根據權利要求11所述的存儲裝置,其特征在于,所述下拉晶體管包括:
源極端,耦接到地;
漏極端,耦接到所述選擇器信號;以及
控制端,耦接到所述邏輯電路的輸出端。
13.根據權利要求11所述的存儲裝置,其特征在于,所述邏輯電路包括:
第一邏輯門,其中所述第一邏輯門是二輸入NAND門;以及
第二邏輯門,其中所述第二邏輯門是二輸入NOR門。
14.根據權利要求1所述的存儲裝置,其特征在于,所述中繼器是推挽式中繼器。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華邦電子股份有限公司,未經華邦電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110017613.6/1.html,轉載請聲明來源鉆瓜專利網。





