[發明專利]一種半導體器件及用于半導體器件的擦除和驗證方法

有效

• 申請號: 202110010734.8
• 申請日: 2021-01-06
• 公開（公告）號: CN112687317B
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 賈建權;李達;游開開;李楷威;羅哲;田瑤瑤;劉暢;李姍;張安;靳磊
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/04;G11C16/14
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 唐秀萍

本申請公開了一種半導體器件及用于半導體器件的擦除和驗證方法，半導體器件包括多個存儲塊，多個存儲塊中的選定存儲塊包括多個存儲單元串，每個存儲單元串包括多個存儲單元；擦除和驗證方法包括：在擦除操作階段，擦除每個存儲單元串中的多個存儲單元；在驗證操作階段，包括預導通階段和驗證階段，多個存儲單元串包括選定存儲單元串和未選定存儲單元串；在預導通階段，將選定存儲單元串和未選定存儲單元串中的至少一種設定為溝道導通狀態；在驗證階段，對選定存儲單元串中的至少一個存儲單元的閾值電壓進行驗證，且將未選定存儲單元串設定為溝道截止狀態。本申請可以避免熱載流子注入風險，有利于提高半導體器件的擦除驗證的準確性。

技術領域

本申請涉及半導體器件及其擦除和驗證方法，具體涉及一種可以避免熱載流子注入風險的半導體器件及用于半導體器件的擦除和驗證方法。

背景技術

半導體存儲器廣泛應用于各種電子裝置中，例如蜂窩電話、數碼相機、個人數字助理、醫療電子裝置、移動計算裝置和非移動計算裝置中。非易失性存儲器允許信息被存儲和保存。非易失性存儲器的示例包括閃存存儲器(例如，NAND型和NOR型閃存存儲器)和電可擦可編程只讀存儲器(電可擦可編程只讀存儲器，EEPROM)。

近來，已經提出了使用三維(3D)堆疊存儲器結構的超高密度存儲器件，有時被稱為位成本可縮放(BiCS)架構。例如，3D NAND堆疊閃存存儲器件可以由交替的導電層和電介質層的陣列形成。在層中鉆出存儲孔以同時限定很多存儲層。然后通過用適當的材料填充存儲孔來形成NAND串。存儲單元的控制柵由導電層提供。每個平面NAND存儲器由通過多條字線和位線連接的存儲單元陣列構成。數據被逐頁地編程到平面NAND存儲器中或從平面NAND存儲器讀出，并被逐塊地從平面NAND存儲器擦除(erase)，即，塊是常規的擦除操作的單位，并且頁是常規的編程操作的單位。

對于現有的三維NAND閃存結構，在擦除階段之后，需要驗證(verify)階段來驗證擦除是否成功。然而，在對NAND串中的存儲單元進行擦除操作時，存在HCI(熱載流子注入)風險，不利于提高擦除驗證的準確性。

發明內容

本申請提供一種半導體器件及用于半導體器件的擦除和驗證方法，可以避免熱載流子注入風險，有利于提高半導體器件的擦除驗證的準確性。

本申請提供一種半導體器件及用于半導體器件的擦除和驗證方法，所述半導體器件包括多個存儲塊，所述多個存儲塊中的選定存儲塊包括多個存儲單元串，每個所述存儲單元串包括串聯設置的多個存儲單元；

所述擦除和驗證方法包括：

在擦除操作階段，擦除每個所述存儲單元串中的多個存儲單元；

在驗證操作階段，包括預導通階段和驗證階段，所述多個存儲單元串包括選定存儲單元串和未選定存儲單元串，所述選定存儲單元串為待驗證的存儲單元串；

在所述預導通階段，將所述選定存儲單元串和所述未選定存儲單元串中的至少一種設定為溝道導通狀態；在所述驗證階段，對所述選定存儲單元串中的至少一個存儲單元的閾值電壓進行驗證，且將所述未選定存儲單元串設定為溝道截止狀態。

可選的，每個所述存儲單元串還包括與所述多個存儲單元串聯設置的至少一個虛擬存儲單元；

所述擦除和驗證方法還包括：

在所述預導通階段和所述驗證階段，向所述至少一個虛擬存儲單元的字線提供第一導通電壓，以導通所述至少一個虛擬存儲單元的溝道。

可選的，每個所述存儲單元串還包括頂部選擇晶體管和底部選擇晶體管，所述多個存儲單元和所述至少一個虛擬存儲單元位于所述頂部選擇晶體管和所述底部選擇晶體管之間，且與所述頂部選擇晶體管和所述底部選擇晶體管串聯設置；

所述擦除和驗證方法還包括：