[發明專利]一種半導體器件及用于半導體器件的擦除和驗證方法

有效

• 申請號: 202110010734.8
• 申請日: 2021-01-06
• 公開（公告）號: CN112687317B
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 賈建權;李達;游開開;李楷威;羅哲;田瑤瑤;劉暢;李姍;張安;靳磊
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/04;G11C16/14
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 唐秀萍

1.一種用于半導體器件的擦除和驗證方法，其特征在于，所述半導體器件包括多個存儲塊，所述多個存儲塊中的選定存儲塊包括多個存儲單元串；每個所述存儲單元串包括串聯設置的多個存儲單元；

所述擦除和驗證方法包括：

在擦除操作階段，擦除每個所述存儲單元串中的多個存儲單元；

在驗證操作階段，包括預導通階段和驗證階段，所述多個存儲單元串包括選定存儲單元串和未選定存儲單元串，所述選定存儲單元串為待驗證的存儲單元串；

在所述預導通階段，將所述選定存儲單元串和所述未選定存儲單元串中的至少一種設定為溝道導通狀態；在所述驗證階段，對所述選定存儲單元串中的至少一個存儲單元的閾值電壓進行驗證，且將所述未選定存儲單元串設定為溝道截止狀態。

2.根據權利要求1所述的用于半導體器件的擦除和驗證方法，其特征在于，每個所述存儲單元串還包括與所述多個存儲單元串聯設置的至少一個虛擬存儲單元；

所述擦除和驗證方法還包括：

在所述預導通階段和所述驗證階段，向所述至少一個虛擬存儲單元的字線提供第一導通電壓，以導通所述至少一個虛擬存儲單元的溝道。

3.根據權利要求2所述的用于半導體器件的擦除和驗證方法，其特征在于，每個所述存儲單元串還包括頂部選擇晶體管和底部選擇晶體管，所述多個存儲單元和所述至少一個虛擬存儲單元位于所述頂部選擇晶體管和所述底部選擇晶體管之間，且與所述頂部選擇晶體管和所述底部選擇晶體管串聯設置；

所述擦除和驗證方法還包括：

在所述預導通階段和所述驗證階段，將所述選定存儲單元串的頂部選擇晶體管和底部選擇晶體管導通。

4.根據權利要求3所述的用于半導體器件的擦除和驗證方法，其特征在于，所述將所述選定存儲單元串和所述未選定存儲單元串中的至少一種設定為溝道導通狀態，包括以下步驟：

向所述選定存儲單元串的多個存儲單元的字線提供第二導通電壓；

所述對所述選定存儲單元串中的至少一個存儲單元的閾值電壓進行驗證，包括以下步驟：

向所述選定存儲單元串中的至少一個存儲單元的字線提供驗證電壓，以檢查所述至少一個存儲單元的閾值電壓是否為預設值；其中，所述驗證電壓低于所述第二導通電壓。

5.根據權利要求4所述的用于半導體器件的擦除和驗證方法，其特征在于，所述將所述選定存儲單元串和所述未選定存儲單元串中的至少一種設定為溝道導通狀態，還包括以下步驟：

向所述未選定存儲單元串的多個存儲單元的字線提供所述第二導通電壓，且將所述未選定存儲單元串的頂部選擇晶體管和底部選擇晶體管導通。

6.根據權利要求3所述的用于半導體器件的擦除和驗證方法，其特征在于，所述將所述選定存儲單元串和所述未選定存儲單元串中的至少一種設定為溝道導通狀態，包括以下步驟：

向所述未選定存儲單元串的多個存儲單元的字線提供第二導通電壓，且將所述未選定存儲單元串的頂部選擇晶體管和底部選擇晶體管導通。

7.根據權利要求5或6所述的用于半導體器件的擦除和驗證方法，其特征在于，所述擦除和驗證方法還包括：

在所述預導通階段和所述驗證階段，所述未選定存儲單元串的底部選擇晶體管保持導通狀態；

所述將所述未選定存儲單元串的頂部選擇晶體管和底部選擇晶體管導通，包括以下步驟：

向所述未選定存儲單元串的未選定頂部選擇晶體管提供第三導通電壓，以使所述未選定頂部選擇晶體管導通。

8.根據權利要求4所述的用于半導體器件的擦除和驗證方法，其特征在于，所述第二導通電壓大于0V，所述驗證電壓小于0V。

9.根據權利要求4所述的用于半導體器件的擦除和驗證方法，其特征在于，所述第一導通電壓高于所述驗證電壓。