[發明專利]半導體結構的制備方法及半導體結構

在審

• 申請號: 202110007944.1
• 申請日: 2021-01-05
• 公開（公告）號: CN112838047A
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 尤康;白杰
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/06
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 楊明莉

1.一種半導體結構的制備方法，其特征在于，包括如下步驟：

提供襯底，于所述襯底內形成溝槽結構；

于所述溝槽結構內形成第一介質層，所述第一介質層的頂面低于所述溝槽結構的頂面；

于所述溝槽結構內形成保護層，所述保護層至少覆蓋所述第一介質層的表面及所述溝槽結構的部分側壁。

2.根據權利要求1所述的半導體結構的制備方法，其特征在于：

所述襯底包括陣列區及位于所述陣列區外圍的外圍區；

所述溝槽結構包括第一溝槽結構、第二溝槽結構、第三溝槽結構及第四溝槽結構；

所述第一溝槽結構及所述第二溝槽結構均位于所述陣列區內；

所述第三溝槽結構及所述第四溝槽結構均位于所述外圍區內。

3.根據權利要求2所述的半導體結構的制備方法，其特征在于：

所述第一溝槽結構的寬度小于所述第二溝槽結構的寬度，且所述第一溝槽結構的深度小于所述第二溝槽結構的深度；

所述第三溝槽結構的寬度小于所述第四溝槽結構的寬度，所述第三溝槽結構的深度及所述第四溝槽結構的深度與所述第二溝槽結構的深度均相同。

4.根據權利要求2或3所述的半導體結構的制備方法，其特征在于，所述于所述溝槽結構內形成第一介質層的步驟包括：

于所述第一溝槽結構內、所述第二溝槽結構內、所述第三溝槽結構內、所述第四溝槽結構內及所述襯底的表面形成第一介質材料層，所述第一介質材料層填滿所述第一溝槽結構，并覆蓋所述第二溝槽結構、所述第三溝槽結構及所述第四溝槽結構的底部及側壁；

去除位于所述襯底的表面的所述第一介質材料層，并去除位于所述溝槽結構內的部分所述第一介質材料層，以形成所述第一介質層。

5.根據權利要求4所述的半導體結構的制備方法，其特征在于，于所述溝槽結構內形成保護層的步驟包括：

于所述第一溝槽結構內、所述第二溝槽結構內、所述第三溝槽結構內、所述第四溝槽結構內及所述襯底的表面形成保護材料層，所述保護材料層填滿所述第一溝槽結構、所述第二溝槽結構及所述第三溝槽結構，并覆蓋位于所述第四溝槽結構內的所述第一介質層的表面。

6.根據權利要求5所述的半導體結構的制備方法，其特征在于，形成所述保護材料層后，還包括：

于所述保護材料層的表面形成第二介質材料層，所述第二介質材料層覆蓋所述保護材料層的表面，并填滿所述第四溝槽結構；

去除位于所述襯底的表面上的所述保護材料層及位于所述襯底的表面上的所述第二介質材料層，剩余的所述保護材料層構成所述保護層，剩余的所述第二介質材料層構成第二介質層。

7.根據權利要求1-3任一項所述的半導體結構的制備方法，其特征在于，采用原子層沉積工藝、原位水汽生長工藝及快速熱氧化工藝中的至少一種于所述溝槽結構內形成氧化硅層作為所述第一介質層。

8.根據權利要求1-3任一項所述的半導體結構的制備方法，其特征在于，于所述溝槽結構內形成氮化硅層作為所述保護層。

9.一種半導體結構，其特征在于，包括：

襯底；

溝槽結構，所述溝槽結構位于所述襯底內；

第一介質層，所述第一介質層覆蓋所述溝槽結構的底部及部分側壁，且所述第一介質層的頂面低于所述溝槽結構的頂面；

保護層，所述保護層位于所述溝槽結構內，且至少覆蓋所述第一介質層的表面及所述溝槽結構的部分側壁。

10.根據權利要求9所述的半導體結構，其特征在于：

所述襯底包括陣列區及位于所述陣列區外圍的外圍區；

所述溝槽結構包括第一溝槽結構、第二溝槽結構、第三溝槽結構及第四溝槽結構；

所述第一溝槽結構及所述第二溝槽結構均位于所述陣列區內；

所述第三溝槽結構及所述第四溝槽結構均位于所述外圍區內。